[实用新型]电容放大电路

权利要求书

1.一种电容放大电路，其包括第一跨导放大器、第二跨导放大器、电容和电阻，每个跨导放大器具有一个同相输入端、一个反相输入端和一个输出端，其特征在于，第一跨导放大器的同相输入端与第二跨导放大器的反相输入端连接，第一跨导放大器的反相输入端与第二跨导放大器的正相输入端连接，所述电容和电阻依次串联在第一跨导放大器的反相输入端和第一跨导放大器的输出端之间，第二跨导放大器的输出端与所述电容和所述电阻的中间节点相连接。

2.根据权利要求1所述的电容放大电路，其特征在于，所述电容放大电路的最终的输入误差等于V_OS1-V_OS2.(gm2/gm1)，其中gm1表示第一跨导放大器的跨导，gm2表示第二跨导放大器的跨导，V_OS1为第一跨导放大器的输入误差，V_OS2为第二跨导放大器的输入误差。

3.根据权利要求2所述的电容放大电路，其特征在于，gm2/gm1＜1。

4.根据权利要求1-3任一所述的电容放大电路，其特征在于，所述跨导放大器包括输入级电路和输出级电路，

所述输入级电路包括差分PMOS晶体管MP1和MP2、电流源I1、NMOS晶体管MN1、MN2、MNc1和MNc2、电阻R1和R2，差分晶体管MP1的栅极为跨导放大器的同相输入端，差分晶体管MP2的栅极为跨导放大器的反相输入端，所述差分晶体管MP1和MP2的源级相连，所述电流源I1的一端连接电源VDD，另一端接差分晶体管MP1和MP2的源级，所述电阻R2、NMOS晶体管MNc2和NMOS晶体管MN2依次串联于所述差分晶体管MP2的漏极和地GND之间，所述电阻R1、NMOS晶体管MNc2和NMOS晶体管MN1依次串联于所述差分晶体管MP1的漏极和地GND之间，所述电阻R2的与差分晶体管MP2连接的一端与所述NMOS晶体管MNc2的栅极相连，所述电阻R2的另一端与所述NMOS晶体管MN2的栅极相连，所述电阻R1的与差分晶体管MP1连接的一端与所述NMOS晶体管MNc1的栅极相连，所述电阻R1的另一端与所述NMOS晶体管MN1的栅极相连；

所述输出级电路包括NMOS晶体管MN3、MNc3、MN4和MNc4、PMOS晶体管MP3、MPc3、MP4和MPc4以及电阻R3，所述PMOS晶体管MP3、MPc3和所述NMOS晶体管MNc3、MN3依次串联在电源VDD和地之间，所述PMOS晶体管MP4、MPc4、电阻R3和所述NMOS晶体管MNc4、MN4依次串联在电源VDD和地之间，电阻R3的与PMOS晶体管MPc4连接的一端与所述PMOS晶体管MP4的栅极相连，电阻R3的另一端与所述PMOS晶体管MPc4的栅极相连，所述PMOS晶体管MP3和MP4的栅极互联，所述PMOS晶体管MPc3和MPc4的栅极互联，所述NMOS晶体管MN4和MN2的栅极互联，所述NMOS晶体管MNc4和MNc2的栅极互联，所述NMOS晶体管MN3和MN1的栅极互联，所述NMOS晶体管MNc3和MNc1的栅极互联，所述PMOS晶体管MPc3和所述NMOS晶体管MNc3的中间节点为所述跨导放大器的输出端OUT。

5.一种电容放大电路，其包括第一跨导放大器、第二跨导放大器、电容和电阻，每个跨导放大器具有一个同相输入端、一个反相输入端和一个输出端，其特征在于，第一跨导放大器的同相输入端与第二跨导放大器的反相输入端连接，第一跨导放大器的反相输入端与第二跨导放大器的正相输入端连接，所述电容和电阻依次串联在第一跨导放大器的输出端和地之间，第二跨导放大器的输出端与所述电容和所述电阻的中间节点相连接。

6.根据权利要求1所述的电容放大电路，其特征在于，所述电容放大电路的最终的输入误差等于V_OS1-V_OS2.(gm2/gm1)，其中gm1表示第一跨导放大器的跨导，gm2表示第二跨导放大器的跨导，V_OS1为第一跨导放大器的输入误差，V_OS2为第二跨导放大器的输入误差。

7.根据权利要求6所述的电容放大电路，其特征在于，gm2/gm1＜1。

8.根据权利要求1-3任一所述的电容放大电路，其特征在于，所述跨导放大器包括输入级电路和输出级电路，

所述输入级电路包括差分PMOS晶体管MP1和MP2、电流源I1、NMOS晶体管MN1、MN2、MNc1和MNc2、电阻R1和R2，差分晶体管MP1的栅极为跨导放大器的同相输入端，差分晶体管MP2的栅极为跨导放大器的反相输入端，所述差分晶体管MP1和MP2的源级相连，所述电流源I1的一端连接电源VDD，另一端接差分晶体管MP1和MP2的源级，所述电阻R2、NMOS晶体管MNc2和NMOS晶体管MN2依次串联于所述差分晶体管MP2的漏极和地GND之间，所述电阻R1、NMOS晶体管MNc2和NMOS晶体管MN1依次串联于所述差分晶体管MP1的漏极和地GND之间，所述电阻R2的与差分晶体管MP2连接的一端与所述NMOS晶体管MNc2的栅极相连，所述电阻R2的另一端与所述NMOS晶体管MN2的栅极相连，所述电阻R1的与差分晶体管MP1连接的一端与所述NMOS晶体管MNc1的栅极相连，所述电阻R1的另一端与所述NMOS晶体管MN1的栅极相连；

所述输出级电路包括NMOS晶体管MN3、MNc3、MN4和MNc4、PMOS晶体管MP3、MPc3、MP4和MPc4以及电阻R3，所述PMOS晶体管MP3、MPc3和所述NMOS晶体管MNc3、MN3依次串联在电源VDD和地之间，所述PMOS晶体管MP4、MPc4、电阻R3和所述NMOS晶体管MNc4、MN4依次串联在电源VDD和地之间，电阻R3的与PMOS晶体管MPc4连接的一端与所述PMOS晶体管MP4的栅极相连，电阻R3的另一端与所述PMOS晶体管MPc4的栅极相连，所述PMOS晶体管MP3和MP4的栅极互联，所述PMOS晶体管MPc3和MPc4的栅极互联，所述NMOS晶体管MN4和MN2的栅极互联，所述NMOS晶体管MNc4和MNc2的栅极互联，所述NMOS晶体管MN3和MN1的栅极互联，所述NMOS晶体管MNc3和MNc1的栅极互联，所述PMOS晶体管MPc3和所述NMOS晶体管MNc3的中间节点为所述跨导放大器的输出端OUT。