[实用新型]一种占空比和交点位置可调的时钟信号反相器

说明书

技术领域

本实用新型涉及一种，具体涉及一种占空比和交点位置同时可调的时钟信号反相器电路，属于半导体集成电路技术领域。

背景技术

近几十年来，在现代通信技术的推动下，微电子技术得到了迅猛发展。电子电路系统向着高性能、高集成度的方向不断前进。随着4G时代的逼近，更高速的宽带数字通信业务即将展开。这对系统中的射频（RF）收发模块、数据转换模块（ADC/DAC）以及数字处理器（DSP）都提出了更高的要求。电路工作速度的提高，大大地提升了电路系统的处理能力，但同时也增加了电路系统的设计难度。

在大多数系统中，都需要一个时钟信号协调各电路模块的工作状态。随着时钟信号频率的提高，单个时钟周期的时间长度变小。然而，由于工艺技术的限制，时钟信号经过传播或驱动增强等操作后，时钟信号的占空比会发生变化。当电路的工作状态与时钟信号的脉宽有关时，这将降低电路系统的最高工作速度，降低电路的处理能力。另外，时钟信号频率的提高，同时也会增加其上升、下降时间在单个时钟周期的比例，也会减小单个时钟周期的有效工作时间。为了充分利用整个时钟周期，人们开始注意到时钟信号交点位置对电路工作状态切换的重要性。在某些应用中，如射频混频器、采样开关，在进行高速工作时，必须合理设置时钟信号的交点位置，才能减少电路工作状态切换的过程中引入的非理想因素。

高速差分时钟信号在传输的过程中，外界的干扰、电路的非理想因素都会增加时钟信号的非对称性。其中最为明显的两个表现是占空比的变化和交点位置的非对称性。一般的时钟控制电路只能校正时钟信号的占空比，但对交点位置的控制，特别是非对称性的交点位置的控制则无能为力。

实用新型内容

本实用新型所要解决的技术问题是提供一种占空比和交点位置可调的时钟信号反相器，可以校正差分时钟信号的占空比，并控制差分时钟信号的交点位置，特别是非对称性的交点位置，提高差分时钟信号的可控性。

为解决上述技术问题，本实用新型提供一种占空比和交点位置可调的时钟信号反相器，包含两路差分输入时钟信号端和两路差分输出时钟信号端，其特征是，包含两个结构相同的输出电路，分别为第一输出电路和第二输出电路，其输出电路中均包含第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管；

所述第一PMOS管的漏极、第一NMOS管的漏极与所述第三PMOS管的栅极共连，并与一路差分输入时钟信号端连接；所述第二PMOS管的漏极、第二NMOS管的漏极与所述第三NMOS管的栅极共连，并与所述差分输入时钟信号端连接；所述第三PMOS管和第三NMOS管的漏极共连作为差分输出时钟信号；

所述第一NMOS管、第二NMOS管的栅极共连，并与占空比控制信号端连接；

所述第一输出电路中的第一PMOS管与所述第二输出电路中的第二PMOS管的栅极共连，并与一路交点位置控制信号端连接；

所述第一输出电路中的第二PMOS管与所述第二输出电路中的第一PMOS管的栅极共连，并与另一路交点位置控制信号端连接。

所述第一PMOS管、第二PMOS管和第三PMOS管的源极接工作电压，所述第一NMOS管、第二NMOS管和第三NMOS管的源极接地。

每个所述输出电路中还包含用于隔离各节点的直流电位的耦合电容。

所述耦合电容设在所述第一PMOS管的漏极、第一NMOS管的漏极、第三PMOS管的栅极共连形成的节点与所述差分输入时钟信号端之间。

所述耦合电容设在所述第二PMOS管的漏极、第二NMOS管的漏极、所述第三NMOS管的栅极共连形成的节点与所述差分输入时钟信号端之间。

本实用新型所达到的有益效果：

本实用新型的时钟信号反相器，通过改变占空比控制信号端、交点位置控制信号端，可以同时实现对差分时钟信号的占空比大小和交点位置的调整。本实用新型的电路降低了时钟信号的非对称性，提高了差分时钟信号的可控性。

附图说明

图1是本实用新型的时钟信号反相器电路图；

图2是图1输出的差分时钟信号图；

图3是图2的交点位置调节示意图；

图4是图2的占空比调节示意图；

图5是图1的占空比控制信号DCp、DCn电位同时调整的输出时钟信号示意图。

具体实施方式

下面结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。