[实用新型]一种仪器用旋转编码器解码电路

说明书

技术领域

本实用新型涉及一种仪器用旋转编码器解码电路，属于仪器设备技术领域。

背景技术

许多仪器都需要经常调节参数，多时候调节参数只是参数当前值基础上进行微调（增减操作），参数微调最方便的就是采用旋转编码器，以旋转编码器旋转操代替按键操作。目前，旋转编码器的解码电路主要有模拟去抖动电路加数字鉴相电路完成，这种结构电路所用器件较多，在应用于采用单片机等低速MCU的设备时，经常出现鉴相错误及丢失现象，给仪器操作带来很多不便。

实用新型内容

本实用新型的目的是提供一种仪器用旋转编码器解码电路，保证鉴相输出不丢失，简化仪器外围电路的同时还增加灵活性，解决背景技术存在的上述问题。

本实用新型的技术方案是：一种仪器用旋转编码器解码电路，包含数字去抖电路、鉴相电路及保持电路，数字去抖电路的输出连接鉴相电路，鉴相电路的输出连接保持电路。

数字去抖电路由放大器、功能模块组成，分别在IN_CLK的上升沿及下降沿锁定输入信号，并进行比较，只有在上升沿及下降沿都能锁定到有效信号，输入先好才能输出到后级电路，从而实现数字去除抖动功能。

鉴相电路由放大器、功能模块组成，负责对去抖电路的输出信号进行鉴相，若IN_A超前IN_B输出高电平，否则若IN_B超前IN_A则输出低电平。

保持电路由放大器、功能模块组成，负责将鉴相电路的输出信号分解成两路OUT_R及OUT_L解码输出信号，输出信号将一直保持，一直到IN_CLR上产生一个有效清除脉冲为止。保持功能专为响应速度慢的MCU设计，保证其有足够的时间进行响应。

本实用新型的有益效果是：由于该电路完全由数字实现，既可以由到单独逻辑芯片完成，还可以将其放置到CPLD或FPGA中，简化仪器外围电路的同时还可增加灵活性。本实用新型还增加了鉴相保持电路，可适用于采用低速MCU的仪器中，保证鉴相输出不丢失。

附图说明

图1是本实用新型结构示意图；

图中：数字去抖电路1、鉴相电路2、保持电路3。

具体实施方式

以下结合附图，通过实施例对本发明作进一步说明。

一种仪器用旋转编码器解码电路，包含数字去抖电路1、鉴相电路2及保持电路3，数字去抖电路的输出连接鉴相电路，鉴相电路的输出连接保持电路。

数字去抖电路由放大器、功能模块组成，分别在IN_CLK的上升沿及下降沿锁定输入信号，并进行比较，只有在上升沿及下降沿都能锁定到有效信号，输入先好才能输出到后级电路，从而实现数字去除抖动功能。

鉴相电路由放大器、功能模块组成，负责对去抖电路的输出信号进行鉴相，若IN_A超前IN_B输出高电平，否则若IN_B超前IN_A则输出低电平。

保持电路由放大器、功能模块组成，负责将鉴相电路的输出信号分解成两路OUT_R及OUT_L解码输出信号，输出信号将一直保持，一直到IN_CLR上产生一个有效清除脉冲为止。保持功能专为响应速度慢的MCU设计，保证其有足够的时间进行响应。