[实用新型]一种指数温度补偿的低温漂CMOS带隙基准电压源

权利要求书

1. 一种指数温度补偿的低温漂CMOS带隙基准电压源，其特征在于：该带隙基准电压源包括一阶温度补偿基准电流产生电路（1），指数温度补偿电流产生电路（2），误差放大器（3），启动电路（4）及基准电流-电压转换电路（5）；

一阶温度补偿基准电流产生电路（1）的第一输入端同时与启动电路（4）的输出端及一阶温度补偿基准电流产生电路（1）的第一输出端相连，一阶温度补偿基准电流产生电路（1）的第一输出端同时与指数温度补偿电流产生电路（2）的第一输入端及误差放大器（3）的第一输入端相连，一阶温度补偿基准电流产生电路（1）的第二输出端同时与指数温度补偿电流产生电路（2）的第二输入端及误差放大器（3）的第二输入端相连，一阶温度补偿基准电流产生电路（1）的第三输出端接基准电流-电压转换电路（5）的输入端；指数温度补偿电流产生电路（2）的输出端同时与误差放大器（3）的第三输入端及启动电路（4）的输入端相连；误差放大器（3）的输出端同时与一阶温度补偿电流产生电路（1）的第二输入端及基准电流-电压转换电路（5）的输入端相连；基准电流-电压转换电路（5）的输出端即是指数温度补偿的带隙基准电压。

2.根据权利要求1所述的指数温度补偿的低温漂CMOS带隙基准电压源，其特征在于：所述的指数温度补偿电流产生电路（2）由第三NPN管（Q3）、第四NPN管（Q4）、第四PMOS管（M4）和第五PMOS管（M5）组成；第三NPN管（Q3）的基极作为指数温度补偿电流产生电路（2）的第一输入端，第三NPN管（Q3）的集电极同时与第四PMOS管（M4）的栅极和漏极相连，作为指数温度补偿电流产生电路（2）的输出端；第四NPN管（Q4）的基极作为指数温度补偿电流产生电路（2）的第二输入端，第四NPN管（Q4）的集电极同时与第四PMOS管（M4）的栅极和漏极相连；第三NPN管（Q3）的发射极和第四NPN管（Q4）的发射极接公共地端；第四PMOS管（M4）的栅极和漏极相连、第五PMOS管（M5）的栅极和漏极相连，作为自偏置电流源，第四PMOS管（M4）的源极和第五PMOS管（M5）的源极与直流电源VDD相连。