[实用新型]一种自调节的延迟锁定环电路

权利要求书

1.一种自调节的延迟锁定环电路，包括用于比较输入时钟信号和反馈信号的相位关系以生成超前信号和滞后信号的相位比较器、由所述超前信号和滞后信号控制的电荷泵、连接到电荷泵的输出端并用于提供直流电压信号的滤波电容和用于响应该直流电压信号以对所述输入时钟信号进行延迟生成所述反馈信号的压控延迟链，其特征在于，所述延迟锁定环电路还包括检测电路、压控电流源和开关，其中，

所述检测电路配置为判断所述压控延迟链的延迟时间与所述输入时钟信号的时钟周期之间的大小关系，并输出用于控制所述压控电流源和开关的控制信号；

所述压控电流源配置为接收所述控制信号，并根据所述控制信号调整其输出电流的大小以抬升或降低所述直流电压信号；

所述开关位于所述电荷泵的输出线路上，其配置为接收所述控制信号，并根据所述控制信号闭合或断开。

2.根据权利要求1所述的自调节的延迟锁定环电路，其特征在于，所述检测电路具体配置为当所述延迟时间大于或等于所述时钟周期的8/7倍时所述控制信号控制所述压控电流源增大其输出电流并控制所述开关断开，当所述延迟时间小于或等于所述时钟周期的6/7倍时所述控制信号控制所述压控电流源减小其输出电流并控制所述开关断开，当所述延迟时间大于所述时钟周期的6/7倍且小于所述时钟周期的8/7倍时所述时钟周期时所述控制信号控制所述开关闭合。

3.根据权利要求1或2所述的自调节的延迟锁定环电路，其特征在于，所述压控延迟链包括16个级联的延迟单元，所述检测电路包括5个D触发器，第一个D触发器的Qn输出端连接其D输入端和第二个D触发器的D输入端，第二个D触发器的Q输出端连接第三个D触发器的D输入端和Rn复位端，第三个D触发器的Q输出端连接第四个D触发器的D输入端和Rn复位端，第四个D触发器的Q输出端连接第五个D触发器的D输入端和Rn复位端，所述压控延迟链中第一个延迟单元的输入端、第三个延迟单元的输出端、第七个延迟单元的输出端、第十二个延迟单元的输出端和第十六个延迟单元的输出端分别连接所述5个D触发器的ck时钟输入端，所述检测电路输出所述第四个D触发器和第五个D触发器的Q输出端的信号以作为所述控制信号，所述压控延迟链中第十四个延迟单元的输出端的信号作为所述反馈信号。