[发明专利]一种数据地址编码的方法及装置

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种数据地址编码的方法及装置。

背景技术

高端通信芯片通常为了节省面积和成本，使用eDRAM(embedded dynamic random access memory，片内动态随机访问存储器)，存放QIT(Queue Information Table，队列信息表项)的存储器Memory通常选用IBM(International Business Machines Corporation，国际商业机器公司)的伪双端口(PTP)的eDRAM。但是在所述PTP发生bank(块)冲突时，性能会下降。假如所述PTP不发生bank冲突，能达到600Mpps的写带宽和600Mpps的读带宽，带宽之和为1200Mpps，但是如果所述PTP发生bank冲突，则带宽之和最差可以为300Mpps，这显然严重影响了系统的性能。现有技术中，通过以下方式处理bank冲突：

将编码前的总地址分离出bank地址，将所述bank地址发送到片内的SRAM(Static RAM，具有静止存取功能的内存)，所述SRAM内部保存有编码前的地址和编码后的地址一一对应的表项，所述编码前的地址和编码后的地址在所述SRAM内部以具体的地址形式存在，以二进制数表示，即所述编码前的地址既可以表示所述bank地址，也可以表示所述编码前的总地址，所述编码后的地址既可以表示所述bank地址，也可以表示所述编码后的总地址，根据发送到所述SRAM内部的编码前的bank地址查询出一一对应的编码后的bank地址，再经过地址汇聚，得到编码后的总地址。所述编码前的总地址包括所述bank地址。

然而，现有技术中在处理bank冲突时，由于bank地址的位宽最多有5位，位宽小，周期性明显，造成编码后的总地址属于同一个bank的规律性很强，导致抗攻击和抗干扰能力差，并且在查询SRAM的表项时需要占用2^N*N(N为比特数)比特容量的SRAM，需要的资源多，成本高。

发明内容

本发明的实施例提供一种数据地址编码的方法及装置，可以有效防止攻击并且在处理bank冲突时需要的资源少，成本低。

为达到上述目的，本发明的实施例采用如下技术方案：

一种数据地址编码的方法，包括：

接收编码前地址；

通过多个预设变换多项式，对所述编码前地址的一个或多个比特位进行异或运算，其中，所述多个预设变换多项式分别与所述编码后地址中的多个比特位一一对应；

根据所述异或运算的结果，得到编码后地址。

一种数据地址编码的装置，包括：

接收单元，用于接收输入的编码前地址；

逻辑推导模块，用于通过多个预设变换多项式，对所述编码前地址的一个或多个比特位进行异或运算，并根据所述异或运算的结果得到编码后地址，其中，所述多个预设变换多项式分别与所述编码后地址中的多个比特位一一对应。

获得单元，用于根据所述异或运算的结果，得到编码后地址。

本发明实施例提供的一种数据地址编码的方法及装置，将接收到的编码前地址，通过多个预设变换多项式，对所述编码前地址的一个或多个比特位进行异或运算，根据所述异或运算的结果，得到编码后地址。与现有技术中在处理bank冲突时，通过编码前的地址和编码后的地址的一一对应的关系进行查表，造成编码后的总地址属于同一个bank的规律性很强，导致抗攻击和抗干扰能力差相比，本发明实施例提供的方案在处理bank冲突时根据预设变换多项式对编码前地址进行地址变换，得出的编码后的地址是没有规律的，可以有效防止攻击。

同时，本发明实施例提供的方案，如果编码前地址为N比特，在对N比特的编码前地址进行地址变换时所需的资源为N*N比特，与现有技术中在查询SRAM的表项时需要占用2^N*N(N为比特数)比特容量的SRAM，花费的资源多，成本高相比，本发明实施例提供的方案需要的资源少，成本低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施了1提供的一种数据地址编码的方法的流程图；

图2为本发明实施了1提供的一种数据地址编码的装置的框图；