[发明专利]鉴相器实现电路和鉴相器时钟产生方法

说明书

技术领域

本发明涉及通信技术领域，尤其涉及鉴相器实现电路和鉴相器时钟产生方法。

背景技术

随着OTN网络的不断完善，OTN网络能够支持越来越多的业务类型，于是，在OTN网络中，存在需要向高速率OTUk网路、或者VC容器、或者异步背板OTUk_L传送的业务。为了使该业务的时钟能够与这几种容器的时钟匹配，可以通过采用VC容器时钟的ODUk(光通路数据单元)来实现。

上述方案中，在业务传送到ODUk时，该ODUK需要产生与该业务时钟相匹配的ODUk时钟。目前，采用数字锁相环或者模拟锁相环来产生与业务时钟同步的ODUk时钟。

锁相环是锁相环路的简称，锁相环路是一种反馈控制电路，简称锁相环(PLL)。锁相环路可以使许多电子设备外部的输入信号与内部的振荡信号同步，还能够利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

在采用数字锁相环或者模拟锁相环来产生与业务时钟同步的ODUk时钟时，如果采用数字锁相环，则需要产生FIFO水线给外部锁相环处理产生时钟；如果采用模拟锁相环，则需要产生业务时钟分频时钟给外部锁相环产生时钟。

无论是采用数字锁相环还是模拟锁相环产生与业务时钟同步的ODUk时钟，都需要设置外部锁相环，使整个处理过程较复杂。

发明内容

本发明的实施例提供一种鉴相器实现电路和鉴相器时钟产生方法，能够通过较简单的处理过程生成与业务时钟相适合的鉴相器时钟。

为达到上述目的，本发明的实施例采用如下技术方案：

一种鉴相器实现电路，包括：

速率比较器，用于将业务数据写入缓存的速率和鉴相器从所述缓存中读取所述业务数据的速率进行比较，获取业务数据类型信息，根据类型信息确定该业务数据对应的业务时钟的频偏绝对值和速率，并将所述业务数据对应的业务时钟的速率、所述业务时钟的频偏绝对值发送给图案生成器，若所述业务数据写入缓存的速率大于所述鉴相器从所述缓存中读取所述业务数据的速率，则指示图案生成器生成快速时钟缺口图案；若业务数据写入缓存的速率小于所述鉴相器从所述缓存中读取所述业务数据的速率，则指示所述图案生成器生成慢速时钟缺口图案；

图案生成器，用于根据所述速率比较器的指示、以及所述业务时钟的速率、所述业务时钟的频偏绝对值生成所述快速时钟缺口图案或所述慢速时钟缺口图案；

变频器，用于根据所述快速时钟缺口图案或者慢速时钟缺口图案对所述鉴相器的时钟进行变频，并在接收下一个业务数据时，采用变频后的鉴相器的时钟从所述缓存中读取所述下一个业务数据。

一种鉴相器时钟产生方法，包括：

将业务数据写入缓存的速率和鉴相器从所述缓存读取所述业务数据的速率进行比较，获取业务数据类型信息，根据类型信息确定该业务数据对应的业务时钟的频偏绝对值和速率；

若业务数据写入缓存的速率大于所述鉴相器从所述缓存读取所述业务数据的速率，则根据比较结果、以及业务数据对应的业务时钟的频偏绝对值和速率生成快速时钟缺口图案；

若业务数据写入缓存的速率小于所述鉴相器从所述缓存读取所述业务数据的速率，则根据比较结果、以及业务数据对应的业务时钟的频偏绝对值和速率生成慢速时钟缺口图案；

根据所述快速时钟缺口图案或者慢速时钟缺口图案对所述鉴相器的时钟进行变频，并在接收下一个业务数据时，采用变频后的鉴相器的时钟从所述缓存中读取所述下一个业务数据。

本发明实施例提供的鉴相器实现电路和鉴相器时钟产生方法，速率比较器将业务数据写入缓存的速率和鉴相器从缓存中读取业务数据的速率进行比较，获取业务数据类型信息，根据类型信息确定该业务数据对应的业务时钟的频偏绝对值和速率，并将业务数据的速率、业务数据的频偏绝对值发送给图案生成器，且根据比较结果指示图案生成器生成快速时钟缺口图案或慢速时钟缺口图案；图案生成器根据速率比较器的指示、以及业务时钟的速率、业务时钟的频偏绝对值生成快速时钟缺口图案或慢速时钟缺口图案，变频器根据快速时钟缺口图案或者慢速时钟缺口图案对鉴相器的时钟进行变频，并在接收下一个业务数据时，采用变频后的鉴相器的时钟进行变频读取下一个业务数据。上述方案不需要额外的外部设备，结构简单，能够通过较简单的处理过程生成与业务时钟相适合的鉴相器时钟。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。