[发明专利]薄膜晶体管装置及其制造方法

权利要求书

1.一种薄膜晶体管装置，包括：

基板，

源电极及漏电极，其形成在所述基板上，

硅层，其层叠在所述源电极及漏电极的上面区域内，为非晶的掺杂有杂质的层，

第1沟道层，其在所述基板上的所述源电极及漏电极之间的区域、所述源电极及漏电极的侧面、和所述硅层的侧面及上面连续形成，由非晶硅层构成，

第2沟道层，其层叠在所述第1沟道层上，在所述源电极及漏电极之间的区域和所述硅层的侧方及上方连续形成，由多晶硅层及微晶硅层的任一方构成，

栅极绝缘膜，其形成在所述第2沟道层上，和

栅电极，其形成在所述栅极绝缘膜上；

将所述源电极或漏电极和所述硅层层叠而成的膜厚是与将所述第1沟道层和所述第2沟道层层叠而成的膜厚相同的相同值或所述相同值的邻域值的范围内的膜厚，

将所述第1沟道层和所述第2沟道层层叠而成的膜厚在所述源电极及漏电极之间的区域、以及所述源电极及漏电极的上方是相同膜厚，

所述第1沟道层和所述第2沟道层沿着所述源电极及漏电极之间的形状在所述源电极及漏电极之间的区域凹陷，

所述栅电极具有与所述源电极及漏电极重叠的区域。

2.根据权利要求1所述的薄膜晶体管装置，

在所述薄膜晶体管装置被导通了的状态下，所述源电极及漏电极之间的凹陷的所述第2沟道层中的端部部分与所述栅电极的交界部分的电阻，小于所述源电极及漏电极之间的凹陷的所述第1沟道层中的与所述源电极及漏电极相接的部分的电阻。

3.根据权利要求1所述的薄膜晶体管装置，

将所述第1沟道层和所述第2沟道层层叠而成的膜厚是130nm以下。

4.根据权利要求1所述的薄膜晶体管装置，

所述相同值的邻域值是相对于所述相同值在±15％以内的值。

5.根据权利要求1所述的薄膜晶体管装置，

在将所述第1沟道层和所述第2沟道层层叠而成的膜厚是25～35nm的情况下，所述相同值的邻域值是相对于所述相同值在±45％以内的值。

6.根据权利要求1所述的薄膜晶体管装置，

在将所述第1沟道层和所述第2沟道层层叠而成的膜厚是55～65nm的情况下，所述相同值的邻域值是相对于所述相同值在±17％以内的值。

7.根据权利要求1所述的薄膜晶体管装置，

在将所述第1沟道层和所述第2沟道层层叠而成的膜厚是105～115nm的情况下，所述相同值的邻域值是相对于所述相同值在±15％以内的值。

8.一种薄膜晶体管装置的制造方法，包括：

第1工序，准备基板，

第2工序，在所述基板上形成金属膜，

第3工序，在所述金属膜上形成抗蚀剂，

第4工序，在所述抗蚀剂的上方配置掩模，

第5工序，使用所述掩模对所述抗蚀剂进行图案形成，将该图案形成后的所述抗蚀剂作为掩模而对所述金属膜进行图案形成，将该图案形成后的所述金属膜形成为源电极及漏电极，

第6工序，在所述源电极及漏电极的上面的预定区域内层叠非晶的掺杂有杂质的硅层，

第7工序，跨越所述基板上的所述源电极及漏电极之间的区域、所述源电极及漏电极的侧面、和所述硅层的侧面及上面，形成由非晶硅层构成的第1沟道层，

第8工序，在所述第1沟道层上，跨越所述源电极及漏电极之间的区域、和所述硅层的侧方及上方，形成由多晶硅层及微晶硅层的任一方构成的第2沟道层，

第9工序，在所述第2沟道层上形成栅极绝缘膜，和

第10工序，在所述栅极绝缘膜上形成栅电极；

将所述第1沟道层和所述第2沟道层层叠而成的膜厚是与将所述源电极或漏电极和所述硅层层叠而成的膜厚相同的相同值或所述相同值的邻域值的范围内的膜厚，

将所述第1沟道层和所述第2沟道层层叠而成的膜厚在所述源电极及漏电极之间的区域、以及所述源电极及漏电极的上方是相同膜厚，

所述第1沟道层和所述第2沟道层沿着所述源电极及漏电极之间的形状在所述源电极及漏电极之间的区域凹陷，

所述栅电极具有与所述源电极及漏电极重叠的区域。