[发明专利]非易失性存储装置和对非易失性存储装置的写入方法

权利要求书

1.一种非易失性存储装置，具备：

电阻变化型元件，该电阻变化型元件具有第1电极、第2电极和配置在所述第1电极和所述第2电极间的电阻变化层；以及

写入电路，向所述电阻变化型元件写入信息；

该非易失性存储装置的特征在于：

所述电阻变化型元件具有以下特性，即：若施加第1电压的脉冲，则从用于第1信息的存储的第1电阻状态向用于第2信息的存储的第2电阻状态变化，若施加极性与所述第1电压不同的第2电压的脉冲，则从所述第2电阻状态向所述第1电阻状态变化；

所述写入电路，在使所述电阻变化型元件从所述第1电阻状态向所述第2电阻状态变化时，对于所述电阻变化型元件，至少将所述第1电压的脉冲、电压的绝对值比所述第2电压小且极性与所述第2电压相等的第3电压的脉冲、以及所述第1电压的脉冲按所提及的顺序进行施加。

2.根据权利要求1所述的非易失性存储装置，其特征在于：

所述第3电压的脉冲宽度比所述第1电压的脉冲宽度宽。

3.根据权利要求1所述的非易失性存储装置，其特征在于：

所述第1电压的脉冲宽度比所述第3电压的脉冲宽度宽。

4.根据权利要求1～3中任一项所述的非易失性存储装置，其特征在于：

所述写入电路，对于所述电阻变化型元件，在施加所述第1电压的脉冲后，在重复施加N次所述第3电压的脉冲之后，至少施加一次所述第1电压的脉冲，其中，N是2以上的整数。

5.根据权利要求4所述的非易失性存储装置，其特征在于：

所述写入电路，在所述N次的重复中，施加N次所述第3电压的脉冲，以使得随着重复次数的增加，所述第3电压的绝对值减小。

6.根据权利要求1所述的非易失性存储装置，其特征在于：

该非易失性存储装置还具有：

读出电路，读出所述电阻变化型元件的信息；以及

控制电路，控制所述写入电路和所述读出电路；

所述读出电路，在所述写入电路使所述电阻变化型元件从所述第1电阻状态向所述第2电阻状态变化时，对于所述电阻变化型元件至少在执行了以下(1)和(2)两个处理后，执行读出处理，其中，(1)是施加所述第1电压的脉冲的第1写入处理，(2)是将所述第3电压的脉冲和所述第1电压的脉冲按所提及的顺序进行施加的第2写入处理；

所述控制电路控制所述写入电路和所述读出电路，以使得重复所述第2写入处理和所述读出处理，直到所述电阻变化型元件成为规定的电阻值。

7.根据权利要求6所述的非易失性存储装置，其特征在于：

所述控制电路控制所述写入电路和所述读出电路，以使得在所述写入电路执行了所述第2写入处理后，在规定的时间经过后，所述读出电路执行所述读出处理，并且重复所述第2写入处理和所述读出处理，直到所述电阻变化型元件成为规定的电阻值。

8.根据权利要求1所述的非易失性存储装置，其特征在于：

所述电阻变化型元件与选择元件一起构成存储器单元，该选择元件与该电阻变化型元件串联连接，并对是使该电阻变化型元件为导通状态还是为非导通状态进行切换；

所述非易失性存储装置还具备：

作为所述存储器单元的集合的存储器单元阵列；

选择电路，从所述存储器单元阵列中至少选择一个存储器单元；

读出电路，从由所述选择电路选出的存储器单元中读出信息；

写数据缓存器，贮存应向所述存储器单元阵列中的M个存储器单元写入的数据，其中，M是2以上的整数；

读数据缓存器，贮存从所述存储器单元阵列中的M个存储器单元中读出的数据；

比较电路，比较在所述写数据缓存器和读数据缓存器中贮存的M个存储器单元的数据是否一致；以及

控制电路，进行如下控制：控制所述选择电路和所述写入电路，以使得对所述存储器单元阵列中的对应的M个存储器单元，写入所述写数据缓存器中贮存的数据；控制所述选择电路和所述读出电路，以使得从所述存储器单元阵列中的M个存储器单元中读出数据并贮存在所述读数据缓存器中；以及根据所述比较电路的比较结果，控制是否将在所述写数据缓存器中贮存的数据再次重写到对应的存储器单元中。