[发明专利]多线程并行执行装置、广播流再现装置、广播流储存装置、储存流再现装置、储存流再编码装置、集成电路、多线程并行执行方法、多线程编译器

说明书

技术领域

本发明涉及将循环处理中的重复单位分为多个线程而并行执行的技术。

背景技术

在将某一个循环处理用多个线程分担而并行地处理(多线程化)时，需要在并行处理的情况和逐次处理的情况的两情况下最终的变量的值为相同的值。将其称作“终值保证”。

作为实现这样的终值保证的技术，已知有专利文献1、2的技术。

在专利文献2中，在使某个循环处理并行化时，按照并行过程设置区域。然后，在对在各并行过程中定义的变量附加表示是否是最终的重复的代码后，保存到对应的区域中。

并且，如果对于循环处理的全部的并行过程的执行完成，则以对保存在各区域中的变量附加的代码为线索，确定与担当最终的重复的过程对应的变量。接着，通过将所确定的变量取出，能够正确地参照变量的值。

先行技术文献

专利文献

专利文献1：日本专利第3269639号公报

专利文献2：日本特开平5-181687号公报

发明概要

发明要解决的课题

但是，如果将专利文献2的方法应用到上述的循环处理的多线程化中，则按照线程设置区域，将由各线程处理的变量保存到该区域中。

因此，有与线程数成比例、需要的存储器区域增大的问题。例如，如果线程数是16个，则对应需要16个存储器区域。

发明内容

本发明是解决这样的问题的，目的是提供一种能够以少量的存储器区域实现终值保证的多线程并行执行装置。

解决课题的手段

有关本发明的多线程并行执行装置，其特征在于，具备：执行机构，将一个循环处理中的重复单位分为多个线程并行执行；接收机构，在上述执行机构并行执行的期间中，从上述执行机构接收表示各线程中的重复单位的执行的结果的值、和表示该重复单位的顺序的顺序信息的组；保存机构，用来保存上述值和上述顺序信息的组；控制机构，在上述接收机构接收到上述组的情况下，基于由接收到的上述顺序信息与保存在上述保存部中的顺序信息分别表示的顺序的先后，控制是使接收到的上述顺序信息和对应的上述值的组覆盖还是不覆盖到上述保存部中；确定机构，如果由上述执行机构进行的并行执行结束，则确定保存在上述保存机构中的值作为上述一个循环处理的执行结果。

发明效果

根据有关本发明的多线程并行执行装置，如果接收机构接收到值和顺序信息的组，则能够使是否向保存机构覆盖接收到的信息基于由接收到的顺序信息和保存的顺序信息分别表示的顺序的先后而不同，所以能够适当地进行覆盖控制而实现终值保证。

此外，通过向保存机构覆盖值和顺序信息，使得即使多线程数增加、也不会增加上述保存机构的存储器区域。

附图说明

图1是多线程并行执行装置101的功能块图。

图2是表示数据更新管理部103中的处理的流程图。

图3是覆盖要否的判断表。

图4是表示实例程序1、和将该实例程序1逐次执行的情况下的处理结果的图。

图5是表示将图4的实例程序1利用线程1、2并行执行的情况下的各迭代的处理结果的图。

图6是说明以迭代号码1→3→2→4的顺序执行的情况下的、信息的流动和暂定数据保存部104的覆盖的有无的图的前半。

图7是说明以迭代号码1→3→2→4的顺序执行的情况下的、信息的流动和暂定数据保存部104的覆盖的有无的图的后半。

图8(a)是表示设定了断点的实例程序2的图，图8(b)是表示在将实例程序2逐次执行的情况下、在第2个迭代中中断的状况的形象图，图8(c)是将实例程序2利用线程1、2并行执行时的形象图。

图9是多线程并行执行装置901的功能块图。

图10是表示数据更新管理部903中的处理的流程图。

图11是覆盖要否的判断表。

图12是多线程并行执行装置1201的功能块图。

图13是多线程编译器1302的结构图。

图14是表示处理线程程序生成部1304中的处理的流程图。

图15是集成电路1501的功能块图。

图16是广播流再现装置1601的功能块图。

图17是广播流储存装置1701的功能块图。

图18是储存流再现装置1801的功能块图。

图19是储存流再编码装置1901的功能块图。

图20是表示变形例的图。