[发明专利]用于电容感测系统的噪声抑制电路和方法

说明书

本申请案主张具有2010年8月24日申请的序号61/376,642、2010年8月24日申请的序号61/376,510、以及2010年8月24日申请的序号61/376,483的美国临时专利申请案的优先权，所有该等美国临时专利申请案的内容都被纳入在此作为参考。

技术领域

本揭露内容大致有关于电容感测系统，并且尤其有关于在此种系统中的噪声抑制。

附图说明

图1是根据一实施例的一种具有噪声抑制的电容感测系统的方块概略图；

图2是根据一实施例的一种具有选通的转换噪声抑制的电容感测系统的方块概略图；

图3是根据一实施例的一种具有可切换的延迟噪声抑制的电容感测系统的方块概略图；

图4是一可内含在实施例中的延迟区段的概略图；

图5是一可内含在实施例中的噪声检测电路的概略图；

图6是一可内含在实施例中的电荷至电压的感测信号产生器的概略图；

图7是一可内含在实施例中的同步脉冲产生器电路的方块概略图；

图8是显示根据一实施例的一选通的转换噪声抑制操作的时序图；

图9及10是显示一像是在图8中所示的噪声抑制操作的模拟结果的表；

图11是显示根据一实施例的一可切换的延迟噪声抑制操作的时序图；

图12及13是显示一像是在图11中所示的噪声抑制操作的模拟结果的表；

图14是根据一实施例的一种检测在一或多个接收电极上的噪声的具有噪声抑制的电容感测电路的方块概略图；

图15是根据一实施例的一种检测在一或多个发送电极上的噪声的具有噪声抑制的电容感测电路的方块概略图；

图16是根据一实施例的一种检测在一非驱动的发送电极上的噪声的具有噪声抑制的电容感测电路的方块概略图；

图17是根据一实施例的一种检测在多个感测信道上的噪声的具有噪声抑制的电容感测电路的方块概略图；

图18是一种具有噪声抑制的电容感测电路的方块概略图，其具有一实际连接至一可能是一噪声来源的显示装置的感测网路；

图19是一种具有根据一周期感测信号的平均的周期的噪声检测的电容感测系统的方块概略图；

图20是一种具有根据一周期感测信号的比较的周期的噪声检测的电容感测系统的方块概略图；

图21是一种具有根据一周期感测信号及对应的噪声抑制的噪声检测的电容感测系统的方块概略图；

图22是显示根据另一实施例的一可切换的延迟噪声抑制操作的时序图；

图23是另一可内含在实施例中的延迟区段的概略图；

图24是一种具有根据预期的噪声特征来同步化电容测量时间及/或设定测量持续时间的噪声减低的电容感测系统的方块概略图；

图25是显示一像是图24的系统的操作的时序图；

图26是显示一像是图25中所示的噪声减低系统的实验结果的表；

图27是显示根据一实施例的一测量期间设定操作的流程图。

具体实施方式

各种实施例现在将会加以描述，其显示可以抑制及/或减低发生在一电容感测网路上的噪声的电容感测系统及方法。

特定的实施例可以降低脉冲的噪声的不利效应。脉冲的噪声可能是在一被监控的信号上的噪声尖峰，该噪声尖峰通常接着是一“干净的”(亦即，很小或没有噪声)信号。在非常特定的实施例中，一被监控的信号可以是一周期性的信号，其中噪声事件通常接着是一或多个干净的半周期。

实施例亦可以藉由设定一感测信号频率为一噪声反复的频率的一个倍数来降低噪声的不利效应。在此一配置中，噪声频率的谐波可以位在感测信道频率响应的零点。

在以下所示的各种实施例中，相似的区段是由相同的参考字元来参照，但第一个数字对应于附图的编号。

图1是以方块概略图显示根据一第一实施例的一种电容感测系统100。一种系统100可包含一感测网路102、一信号感测单元104、一转换区段106、以及一噪声抑制区段108。一感测网路102可以检测电容上的变化，例如由相对于一感测区域或表面的物体位置上的变化所产生的电容上的变化。此种电容上的变化可以藉由信号感测单元104而被转换成为感测信号。感测信号可包含电压、电流及/或电荷等等。

一转换区段106可以产生一代表一感测到的电容的输出值。在所示的实施例中，一转换区段106可以在一时间期间(在此称为“转换时间”)内响应于一接收到的值来提供一数字值。