[发明专利]驱动非易失性逻辑电路的方法

说明书

技术领域

本发明涉及驱动非易失性逻辑电路的方法。

背景技术

图10～图14是专利文献1的图1～图5。

如图10所示，本发明的半导体存储装置10具有由强介电体层13和半导体层14构成的层叠膜，在层叠膜的强介电体层13一侧形成第1电极12，在层叠膜的半导体层14一侧形成多个第2电极15a～15c。另外，这些层形成在基板11上。

图11A和图11B是表示半导体存储装置的初始状态的图，图11A是截面立体图，图11B表示等效电路图。

例如，在半导体层14使用n型半导体的情况下，在初始状态下，以使强介电体层13的极化16与半导体层14的电子(多数载流子(carrier))耦合的方式，制作所有的极化16都朝向同一个方向的状态。此时，在半导体层14与强介电体层13的边界附近，蓄积有由强介电体层13的极化电荷激发的二维电子17，半导体层14成为低电阻状态。因此，由于半导体层14与金属电极同样起到作为电流通道的作用，因此，能够将半导体层14视为普通的电极。此时，如图11B所示，半导体层14与第2电极15a～15c的导通状态成为短路。

在该状态下，如图12A所示，如果在任意选择的第2电极15c上，施加相对于第1电极12较高的偏置电压，仅使形成了第2电极15c的部位中的强介电体层13的极化反转，则由于极化朝向排斥半导体层14内的电子的方向，所以仅形成了第2电极15c的部位中的半导体层14的区域(A)进行耗尽18，成为高电阻状态。其结果是，如图12B所示，半导体层14与第2电极15c的导通状态成为开路(open)。

图13A～图13C表示形成了第2电极15的部位中的半导体层14的2个电阻状态，图13A是低电阻状态时的截面图，图13B是高电阻状态时的截面图，图13C是表示半导体层14与第2电极15之间的片电阻值的表。如该表所示，形成了第2电极15a～15c的部位中的半导体层14的各区域(A)，由于强介电体层13的极化促进效果，能够取得片电阻值不同的2个状态。

在图13B表示的状态中，如果在第2电极15上施加相对于第1电极12较低的偏置电压，使强介电体层13的极化再次反转，则由于极化朝向蓄积电子的方向，所以形成了第2电极15的部位中的半导体层14的区域(A)再次返回到低电阻状态。其结果是，半导体层14与第2电极15的导通状态再次成为短路。

图14A～图14C是表示用4端子法测定半导体层14的电阻值的结果的图，图14A是蓄积有二维电子的低电阻状态时的测定图，图14B是排斥了二维电子的高电阻状态时的测定图，图14C是表示各个测定结果的表。如该表所示，低电阻状态的半导体层14的片电阻值大致是1×10³Ω/□以下，高电阻状态的半导体层14的片电阻值大致是1×10⁶Ω/□以上。

从专利文献1的段落号〔0057〕和〔0062〕～〔0067〕中引用上述的记述。其与特开2009-099606号公报的段落号0028和0033～0038对应。

先行技术文献

专利文献1：美国专利申请公开第2009/0097299号说明书(与特开2009-099606号公报的内容相同)

发明内容

发明要解决的课题

本发明的目的是提供驱动利用了图10～图14所示的电阻状态切换的非易失性逻辑电路的新方法。

用于解决课题的方法

本发明的一个方式是驱动非易失性逻辑电路的方法，具有以下的工序(a)～(d)：

准备上述非易失性逻辑电路的工序(a)，

其中，上述非易失性逻辑电路具有控制电极、强介电体膜、半导体膜和电极组，

上述控制电极、上述强介电体膜、上述半导体膜和上述电极组以此顺序层叠，

电极组具有电源电极、输出电极、第1～第8输入电极和第1～第4逻辑设定电极，

X方向、Y方向和Z方向，分别是上述强介电体膜的长度方向、与上述长度方向正交的方向和上述层叠方向，

沿着X方向，第1～第8输入电极和第1～第4逻辑设定电极夹在上述电源电极与上述输出电极之间，

沿着Y方向，配置上述第1～第4逻辑设定电极，

沿着Y方向，配置上述第1～第4输入电极，

沿着Y方向，配置上述第5～第8输入电极，

沿着X方向，配置上述第1输入电极、上述第5输入电极和上述第1逻辑设定电极，

沿着X方向，配置上述第2输入电极、上述第6输入电极和上述第2逻辑设定电极，