[发明专利]在低电力睡眠模式中无须中央处理单元干预的外部装置电力控制

说明书

相关专利申请案

本申请案主张由迈克尔·西蒙斯(Michael Simmons)及迈克尔·卡瑟伍德(Michael Catherwood)于2010年1月21日申请的名为“在低电力睡眠模式中无须中央处理单元干预的外部装置电力控制(External Device Power Control During Low Power Sleep Mode Without Central Processing Unit Intervention)”的第61/296,947号共同拥有美国临时专利申请案的优先权，且据此出于所有目的以引用的方式并入本文中。

技术领域

本发明涉及集成电路装置，且更明确地说，涉及当在低电力睡眠模式中时集成电路装置的电力节省。

背景技术

在当前低电力模式(睡眠、深度睡眠等)中，存在使集成电路装置自低电力模式唤醒的各种方法。一个此方法是通过使用外部“唤醒”信号(通常是改变用途的中断输入)。然而，当所述集成电路装置在其低电力模式中时，这需要唤醒信号源处于开启状态，导致总系统电力消耗大于所需。

发明内容

解决上述问题，且无须主逻辑电路(例如，可在低电力、深度睡眠模式中的处理器)干预而通过周期性地使外部装置唤醒而达到其它及进一步的优点。此特征可用例如(但不限于)使用简化2通道脉宽调制(PWM)相同功能的现有低电力模式定时器(例如，实时时钟及日历(RTCC)、监视定时器(WDT)、深度睡眠WDT、通用定时器等)来完成。由此可为外部装置(例如，温度传感器)提供此周期性电力开启(唤醒)，等待其启动且变得稳定，取样其“唤醒”输出信号，且接着再关闭其电力，这些均不再需要在数字装置中的主电路逻辑保持低电力模式。

根据本发明的特定实例实施例，一种集成电路数字装置，其独立于何时所述数字装置在低电力睡眠模式中而确定外部装置的控制及状态确定，所述集成电路数字装置包括：数字处理器，其具有唤醒输入，当施加第一逻辑电平到所述唤醒输入时，所述唤醒输入使所述数字处理器从睡眠模式唤醒到操作模式，且当施加第二逻辑电平到所述唤醒输入时，所述唤醒输入不会使所述数字处理器唤醒；电力开启定时器，其耦合到外部装置，其中所述电力开启定时器引起所述外部装置在第一时段期间进入操作模式；取样定时器，其中所述取样定时器引起在第二时段期间来自所述外部装置的输出施加到所述处理器的所述唤醒输入，其中在所述第二时段期间如果所述外部装置的所述输出是在所述第一逻辑电平处，那么所述处理器唤醒到操作模式；及如果所述外部装置的所述输出是在所述第二逻辑电平处，那么所述处理器保留在睡眠模式中。

根据本发明的另一特定实例实施例，一种集成电路混合信号装置，其独立于何时所述混合信号装置在低电力睡眠模式中而确定外部装置的控制及状态，所述集成电路混合信号装置包括：数字处理器，其具有唤醒输入，当施加第一逻辑电平到所述唤醒输入时，所述唤醒输入使所述数字处理器从睡眠模式唤醒到操作模式，且当施加第二逻辑电平到所述唤醒输入时，所述唤醒输入不会使所述数字处理器唤醒；比较器，其具有耦合到外部装置的模拟输出的第一输入；电压参考，其具有连接到所述比较器的第二输入的参考电压输出；电力开启定时器，其耦合到所述外部装置，其中所述电力开启定时器引起所述外部装置在第一时段期间进入操作模式；取样定时器，其中所述取样定时器引起在第二时段期间来自所述比较器的输出施加到所述处理器的所述唤醒输入，其中在所述第二时段期间如果所述外部装置的所述模拟输出大于所述参考电压输出，那么所述处理器唤醒到操作模式；及如果所述外部装置的所述模拟输出等于或小于所述参考电压输出，那么所述处理器保留在睡眠模式中。

根据本发明的又一特定实例实施例，一种无须使集成电路装置的数字电路从低电力睡眠模式唤醒而节约外部装置电力且监视所述外部装置的状态的方法，其包括下列步骤：在第一时段期间从电力开启定时器施加电力到外部装置；在第二时段期间比较来自所述外部装置的输出与来自取样定时器的参考值，所述第二时段在所述第一时段已开始后开始；其中在所述第二时段期间如果所述外部装置的所述输出大于所述参考值，那么集成电路装置的数字电路唤醒到操作模式；及如果所述外部装置的所述输出等于或小于所述参考值，那么集成电路的所述数字电路保留在睡眠模式中。

附图说明

本发明的更完整理解可通过参考结合附图的以下描述而获取，其中：