[发明专利]用于估算多层晶片的非均匀变形的系统和方法

说明书

技术领域

本发明涉及通过将由初始衬底形成的至少一层转移到最终衬底上来制造多层半导体晶片或衬底的制造领域，所述被转移层与初始衬底的一部分对应。被转移层还可以包括元件或多个微元件的全部或部分。

背景技术

本发明涉及在通过分子附着力将层键合至衬底时所出现的非均匀变形问题，更确切地讲，涉及将该层从被称为“施主衬底”的初始衬底上转移至被称为“接收衬底”的最终衬底。该变形已经在必须将微元件的一个或多个层转移到最终支承衬底上的元件三维集成（3D集成）技术的情形中明显地观察到，但在电路的转移或背光成像器件的制造情形中也观察到该变形。尤其，由于被转移层中一般具有尺寸非常小且数量很大的微元件，因此每一个被转移层必须以很好的精确度布置在最终衬底上，以满足与下面的层的非常严格的对准。此外，有必要对转移之后的层执行处理，以便例如形成其它微元件、揭开表面上的微元件、形成互连件，等等。

然而，申请人注意到，在该转移之后出现以下情形，即很难或甚至不可能形成与转移前所形成的微元件对准的另外微元件。

该未对准现象参考图1A至图1E进行描述，图中示出了三维结构的一个实施例，其包括将形成在初始衬底上的一层微元件转移到最终衬底上和在键合之后的初始衬底的暴露面上形成另外的微元件层。

图1A和图1B示出了形成有第一系列微元件11的初始衬底10。微元件11依靠掩模通过光刻法来形成，所述掩模能够对与待制造的微元件11对应的图案的形成区域进行限定。

如图1C所示，然后使初始衬底10中包含微元件11的面与最终衬底20的面紧密接触，从而形成复合结构25。初始衬底10与最终衬底20之间的键合通过分子附着力来实现。从而，在衬底10和20之间的键合界面上得到微元件11的掩埋层。在键合之后，如图1D所示，使初始衬底10被薄化，以便移除微元件11层上的一部分材料。然后，得到由最终衬底20和与初始衬底10的其余部分对应的层10a形成的薄化复合结构30。

如图1E所示，三维结构制作过程中的下一步在于，在薄化初始衬底10的暴露表面的水平处形成第二层微元件12，或者在暴露表面上以与包含在层10a中的元件对齐的方式执行补偿工艺步骤（接触、互连，等等）。为简便起见，在本文的其余部分中，术语“微元件”涉及由在层中或层上实现的工艺步骤所产生的器件或任何其它图案，并且所述器件或任何其它图案的定位必须精确控制。从而，可能出现有源或无源元件、接触或互连的问题。

从而，为了形成与掩埋微元件11对准的微元件12，使用与用于形成微元件11时类似的光刻掩模。文中，类似掩模意指设计成在加工处理期间联合使用的掩模。

诸如层10a的被转移层一般包括在微元件的水平上和在形成在工艺处理步骤（诸如为了光刻所执行的那些步骤）期间，专门由定位和对准工具使用的层的薄片的水平上的标记（或标识）。

然而，即使使用定位工具，在一些微元件11和12之间仍出现偏移，诸如图1E中所示的偏移Δ11、Δ22、Δ33、Δ44（分别与微元件对111/121、112/122、113/123和114/124之间观察到的偏移对应）。

这些偏移不是可能起源于衬底的错误装配的基本变形（平移、旋转或平移和旋转的组合）的结果。这些偏移在将初始衬底与最终衬底装配时由来自初始衬底的层中所出现的非均匀变形而产生。这些变形在一些微元件11的水平上引起局部的非均匀移动。此外，形成在转移后衬底的暴露表面14b上的一些微元件12与这些微元件11之间具有可以为几百纳米或甚至一微米的量级的位置变化的特征。

两层微元件11和12之间的所谓“重叠”或未对准现象可能是短路、堆中畸变或两层微元件之间的连接错误的起因。因此，如果被转移微元件是由像素形成的成像器并且后转移处理步骤旨在在这些像素的每一个上形成滤色器，则在这些像素中的某些像素上观察到着色功能丢失。

从而，该未对准现象导致所生产的多层半导体晶片的质量和价值下降。因微元件小型化需求的不断增加和每个层中微元件集成密度的不断增加，该现象的影响变得越来越严重。

目前通常用来确定多层晶片中是否存在明显非均匀变形的方法在于，通过在那些微元件上或附近形成的标识（游标等）的水平上执行位置的光学测量来确定多个微元件的定位。

然而，只可以在薄化初始衬底之后并且在初始衬底10的暴露表面14b上执行补偿工艺步骤之后进行这些定位测试。