[发明专利]在高深宽比纳米结构中减少图案塌陷的方法

说明书

技术领域

本发明涉及半导体器件。尤其是，本发明涉及半导体器件的生产过程，其中对具有在生产过程中对图案塌陷敏感的高深宽比纳米结构的晶片采用湿式化学处理。

背景技术

半导体器件的制造需要经过长期的复杂的过程。上述过程的一部分涉及将特征蚀刻到硅晶片上的层叠物质上。该层叠物质可包括单层的例如SiO或SiN等硅基材料，或者该层叠可包括多层的诸如SiO，SiN，TEOS，多晶硅或硅等在层叠结构中以不同的顺序排列的材料。该层叠可通过多种方法形成，这些方法包括例如物理气相沉积、化学气相沉积、电化学沉积以及分子束外延。一旦生成了层叠材料，则要应用光阻剂层。将该光阻剂层作为蚀刻的掩膜。可采用包括湿式蚀刻和干式蚀刻的多种蚀刻方法。在蚀刻之后，通常采用等离子灰化过程将光阻剂层移除。

在半导体器件的制造过程中，晶片要经过诸如湿式清洁的湿式处理。湿式清洁有助于准备表面以及移除一些其他处理过程之后的残余杂质。该清洁过程通常包括与兆声波、射流和/或其他颗粒移除工艺相结合的化学处理，随后进行漂洗和干燥过程。干燥过程包括通过离心，真空吸附，包括异丙醇的马朗戈尼（Marangoni）效应或者上述这些常用公知工艺的组合来从表面进行整体的液体的移除。

在整个制造工艺中晶片可经过上述步骤的多次发生。因此，当晶片上的器件特征收缩并且在制造过程中使用大量液体时，强大的毛细力可在干燥过程中释放足够大的作用力从而以使上述结构塌陷。

发明内容

为了解决上述问题并且实现本发明的目的，提供一种在半导体器件制造过程中使用的晶片的处理方法。该方法教导通过减少或消除晶片上高深宽比特征的塌陷的这样一种方式处理晶片。高深宽比特征形成在已经在晶片上制造的硅基层。处理上述特征的侧壁以使得其更加疏水。在晶片上执行湿式处理过程然后将该晶片干燥。

在另一个实施例中，提供一种在制造半导体器件过程中使用的晶片处理方法。高深宽比特征形成在晶片上的硅基层上。执行晶片的湿式处理过程。该湿式处理工艺包括湿式清洁晶片，在晶片上沉积改变特征表面特性的底料（primer）从而增加特征表面的疏水性并且清洗晶片。在上述湿式处理之后，该晶片被干燥。

本申请的上述以及其他特征将在本申请下面的说明书并结合下面的附图中详细描述。

附图说明

附图用于举例说明本发明，而不是限制本发明，其中相同的附图标记表示相同的部件。

图1A和1B显示了本发明某些实施例的高级流程图。

图2A-2C显示了经过破坏性湿式处理和干燥处理的示例性晶片。

图3A-3G显示了经过本发明实施例的选定步骤处理的示例性晶片。

图4A-4G显示了经过本发明实施例的选定步骤处理的示例性晶片。

图5A-5H显示了经过本发明实施例的选定步骤处理的示例性晶片。

具体实施方式

现在将结合几个优选的实施方式以及相应的附图来详细描述本发明。下面的说明中，描述了一些具体的细节，从而使得本发明能够得到透彻的理解。显然，对本领域技术人员来说，即使没有部分或全部的这些具体的细节，仍然可以实现本发明。另外，为了避免不必要地使本发明难以理解，熟知的工艺步骤和/或结构不进行详细的描述。

由低温氧化，化学气相沉积和植入生成的氧化硅和氮化硅，已经被传统地应用在高深宽比纳米结构中的电性以及热绝缘、掩膜和封装的前段制程（FEOL）处理中。在FEOL应用中这些材料的使用已经持续地提供选择比来减少特征尺寸以及增加深宽比从而达到用于32nm集成电路制造的器件的期望密度以及更高的密度。深宽比通常在10：1到25：1的范围中并且可能更高。然而，由于在FEOL应用中关键尺寸持续缩减并且深宽比持续增加，与处理如此密集地制备的纳米结构有关的问题已经出现并且可以预见地对湿式清洁过程构成巨大的挑战。一种常见的问题是已经破坏了用于浅沟槽隔离的密集封装高深宽比纳米结构。