[发明专利]用于在第一和第二处理电路间切换工作量的数据处理装置和方法

说明书

技术领域

本发明涉及用于在第一和第二处理电路之间切换工作量的数据处理装置和方法，并且更具体地涉及用于执行这种切换以提高数据处理装置的能量效率的技术。

背景技术

在当今的数据处理系统中，诸如游戏操作之类的高强度任务和诸如MP3播放之类的低强度任务之间的性能需求差异可能超过100:1的比率。对于要被用于所有任务的一个处理器而言，该处理器将必须是高性能的，但是处理器微结构的公理是高性能的处理器比低性能处理器的能量效率低。公知可以利用诸如动态电压和频率缩放（DVFS）或功率门控之类的技术为处理器提供一定范围的性能水平和相应的能量消耗特性，从而提高处理器层的能量效率。然而，这些技术普遍变得不足以允许单个处理器承接具有如此分散性能需求的任务。

因此，已经考虑使用多核体系结构来提供用于执行这些不同任务的能量高效系统。虽然具有多个处理器核心的系统被用于提高性能已有一段时间了，这些系统通过允许不同的核心并行地工作于不同的任务上来提高吞吐量，但是关于这些系统如何被用于提高能量效率的分析还是相对近期的发展方向。

V Kumar等的文章“Towards Better Performance Per Watt in Virtual Environments on Asymmetric Single-ISA Multi-Core Systems”,ACM SIGOPS Operating Systems Review,第43卷，第3期（2009年7月）讨论了不对称单一指令集体系结构（ASISA）多核系统，该系统由面向相同的指令集体系结构（ISA）但在特征、复杂度、功耗和性能方面不同的若干个核心构成。在这篇文章中，虚拟工作量的属性被研究以了解这些工作量应该怎样在ASISA系统上被调度，从而提高性能和能量消耗。这篇文章认定某些任务更适用于高频率/性能的微体系结构（通常是计算密集型任务），而其它任务则更适合于较低频率/性能的微体系结构并且作为副效应将消耗更少的能量（通常是输入/输出密集型任务）。虽然这些研究揭示了ASISA系统可以怎样被用于以能量高效的方式运行各种任务，但是仍然需要提供一种用于将各个任务调度到最合适的处理器的机制，并且这种调度管理通常会给操作系统带来很大的负担。

R Kumar等的文章“Single-ISA Heterogeneous Multi-Core Architectures:The Potential for Processor Power Reduction”,Proceedings of the 36^thInternational Symposium of Microarchitecture (MICRO-36’03)讨论了一种多核体系结构，其中所有核心执行相同的指令集但是具有不同的功能和性能水平。在运行时，系统软件对应用的资源需求进行评估，并选择可以最佳地满足这些需求同时又最小化能量消耗的核心。如这篇文章的第2部分中所论述的，在应用执行期间，操作系统软件尝试将应用与不同的核心匹配，试图满足定义的目标功能，例如特定的性能要求。在2.3部分中，提到会有切换核心的开销，需要对切换的粒度进行限制。接下来论述了具体示例，其中如果操作系统确定切换已就绪，则对新核心加电，触发缓存刷新（cache flush）以将所有脏的缓存数据保存到共享的存储器结构中，然后发信号告知新核心在预定义的操作系统入口点处启动。然后，旧核心可以被关闭电源，同时新核心从存储器中获取所需要的数据。这种方法在2.3部分中被描述为允许通过操作系统将应用在核心之间切换。这篇文章的其余部分还论述了在目标是减少能量消耗的情况下，这种切换可以怎样在多核设置内被动态执行。

虽然上述文章讨论了单一ISA异构多核体系结构实现能量消耗减少的可能，但是它仍然要求操作系统被提供足够的功能以实现针对各个应用做出的调度决定。当在具有不同体系结构特征的处理器实例之间切换时，操作系统的角色会被变得更加复杂。在此，应当注意该文章中所考虑的Alpha核心EV4到EV8不是完全ISA兼容的，例如在2.2部分的第五段中所论述的。

此外，这篇文章不能解决在核心之间切换应用时会涉及到很大开销的问题，这个问题可能很大程度上减少了从这种切换中所获得的好处。

发明内容