[发明专利]SOI晶片的设计方法及制造方法

说明书

技术领域

本发明涉及一种在埋入式绝缘层上形成有SOI层的SOI晶片的设计方法及制造方法，尤其涉及一种适合于在制造后所进行的光刻(photolithography)的SOI晶片的设计方法及制造方法。

背景技术

近年来，绝缘体上硅(Silicon on Insulator，SOI)晶片作为具有多层膜结构的半导体基板，而用于器件制造中。例如，中央处理器(Central Processing Unit，CPU)、逻辑(logic)、存储器、或与微机电系统(Micro-Electro-Mechanical-Systems，MEMS)相关的物理传感器、生物传感器及射频(radio frequency，RF)器件等各种器件，是使用SOI晶片制造而成。

作为此SOI晶片的制造方法，通常已知晶片贴合法和注氧隔离法(separation by implantation of oxygen，SIMOX)，于专利文献1中，提出贴合法中的一种离子注入剥离法（也称为智能切割(Smart Cut)(注册商标)法）。此方法是在两枚硅晶片中的至少一晶片上形成氧化膜，向一晶片（结合晶片）的一主面注入氢离子、或稀有气体离子中的至少一种，在晶片内部形成离子注入层，然后使注入离子后的面与另一硅晶片的一主面经由氧化膜而密接，之后，施加300℃～600℃或以上的温度的热处理，以离子注入层为界来进行剥离，此方法具有以下优越性：可容易制造具有±10nm以下的SOI层膜厚均匀性的薄膜SOI晶片；及，多次再利用剥离后的结合晶片，以谋求降低成本。

另一方面，SIMOX法是向硅晶片内部注入高浓度的氧离子，以形成氧离子注入层，之后通过在1300℃左右的高温下进行退火处理，在硅晶片中形成埋入式氧化膜（BOX层），并将表面一侧的层作为SOI层使用。

之后，在如此制造而成的SOI晶片上，形成器件图案，但此时的图案尺寸多种多样，有用于MEMS、RF器件等的尺寸较大的图案，也有用于最尖端、微细化发展的CPU、逻辑及存储器等的微细图案。使用光刻，来形成此种各种设计规则的器件图案，光刻在用于各种器件制造中所使用的图案形成中，是最为重要的一个工序。

此光刻中所使用的曝光光线的波长，根据其加工尺寸等，而使用可见光范围至深紫外光(Deep Ultra-Violet Lithography，DUV)范围。具体来说，所使用的曝光波长因设计规则等的不同，而有所差异，在例如形成所述MEMS等尺寸较大的图案的情况下，使用波长为436nm或365nm的水银灯等，并且，在形成尖端的CPU、逻辑及存储器等情况下，使用248nm或193nm的准分子激光器(excimer laser)等。并且本发明者认为，将来，13.5nm的极端远紫外光(Extreme Ultraviolet，EUV)可用于曝光。

已揭示有以下曝光装置：为了提高此种曝光于晶片上的图案的影像的线宽均匀性，而配置作为反射器件阵列的数位微型器件，所述反射器件阵列包含可分别控制照明光的反射方向的多个镜面器件，通过独立控制所述各镜面器件的反射角，来控制照度分布。并且记载有以下事项：作为曝光光线的波长，使用248nm或193nm等，以及使用SOI晶片作为进行光刻的晶片（参照专利文献2）。

[先行技术文献]

(专利文献)

专利文献1：日本特开平5-211128号公报

专利文献2：国际公开第WO2006/085626号手册

发明内容

[发明所要解决的问题]

在如上所述的器件制造工序中的光刻中，存在以下问题：由于SOI晶片面内的SOI层膜厚变动，导致曝光光线的反射率显著变动，由此对抗蚀剂的曝光的光强度产生变化，从而产生曝光不均。结果可能导致显影后的图案发生图案模糊、图案偏移等，从而与设计产生偏离，进而，在后续利用蚀刻、涂膜及离子注入等的SOI晶片的图案形成中，与设计产生偏离，器件电气特性产生偏差。

[解决问题的技术手段]

本发明是鉴于所述问题而完成，目的在于提供一种SOI晶片的设计方法及制造方法，当进行光刻时，可以抑制曝光光线的反射率随着SOI晶片的SOI层膜厚变动而变动，并抑制抗蚀剂感光状态的变动。

为了达成所述目的，本发明提供一种SOI晶片的设计方法，其特征在于，所述SOI晶片适合于使用波长λ的曝光光线所进行的光刻，且在埋入式绝缘层上形成有SOI层；并且，根据所述曝光光线的波长λ，设计所述SOI晶片的埋入式绝缘层的厚度。