[发明专利]高效处理器装置和关联方法

权利要求书

1.一种装置，包括：

处理器，所述处理器包括：

第一存储器，存储第一指令集；以及

第二存储器，存储第二指令集，所述第二指令集中的每个指令比所述第一指令集中的指令更长，

其中所述第一指令集中的指令用作指向所述第二指令集中的对应指令的指针。

2.根据权利要求1所述的装置，其中所述第一指令集包括复杂指令集计算机(CISC)指令。

3.根据权利要求1所述的装置，其中所述第二指令集包括超长指令字(VLIW)指令。

4.根据权利要求1所述的装置，其中所述第二存储器包括微代码存储器。

5.根据权利要求4所述的装置，其中所述第一存储器包括程序存储器。

6.根据权利要求1所述的装置，还包括耦合到所述第二存储器的第一多个寄存器。

7.根据权利要求6所述的装置，还包括耦合到所述第一多个寄存器的多个功能单元。

8.根据权利要求7所述的装置，还包括耦合到所述多个功能单元的第二多个寄存器。

9.根据权利要求1所述的装置，还包括耦合到所述处理器的可编程互连电路。

10.根据权利要求9所述的装置，还包括耦合到所述可编程互连电路的可编程逻辑电路。

11.一种集成电路(IC)，包括：

处理器，所述处理器包括：

第一存储器，存储对第二指令集寻址的第一指令集；以及

第二存储器，存储所述第二指令集，

其中所述第二存储器包含周期偏移以允许随时间调度指令。

12.根据权利要求11所述的集成电路(IC)，其中所述第二指令集中的指令可以在一个处理器周期中推迟指令片段至另一处理器周期。

13.根据权利要求11所述的集成电路(IC)，还包括耦合到所述第二存储器的多个延迟线。

14.根据权利要求13所述的集成电路(IC)，其中所述多个延迟线中的每个延迟线提供在写入操作期间的随机访问。

15.根据权利要求13所述的集成电路(IC)，其中所述多个延迟线中的每个延迟线包括在读取操作期间的环形缓冲器。

16.根据权利要求13所述的集成电路(IC)，还包括耦合到所述多个延迟线的多个功能单元。

17.根据权利要求11所述的集成电路(IC)，其中所述第一指令集中的每个指令包括单个指令。

18.根据权利要求17所述的集成电路(IC)，其中所述第一指令集中的每个指令包括复杂指令集计算机(CISC)指令。

19.根据权利要求11所述的集成电路(IC)，其中所述第二指令集中的每个指令包括多个指令。

20.根据权利要求19所述的集成电路(IC)，其中所述第二指令集中的每个指令包括超长指令字(VLIW)指令。

21.一种方法，包括：

获得用户的程序；

确定所述用户的程序是否包含至少一个定制指令；并且

根据所述用户的程序是否包含至少一个定制指令，在处理器的微代码存储器中存储所述至少一个定制指令。

22.根据权利要求21所述的方法，其中所述微代码存储器包括所述处理器的原生指令。

23.根据权利要求21所述的方法，其中在处理器的微代码存储器中存储所述至少一个定制指令还包括当在处理器的微代码存储器中存储所述至少一个定制指令之前获得所述至少一个定制指令。

24.根据权利要求21所述的方法，其中所述处理器使用多个功能单元以执行所述用户的程序。

25.根据权利要求21所述的方法，其中所述处理器使用整数处理单元以执行所述用户的程序。

26.根据权利要求25所述的方法，其中所述处理器使用定制数据路径以执行所述用户的程序。