[发明专利]用于内容可寻址存储器中的地址总和比较的方法和设备

权利要求书

1.一种用于总和地址比较(A+B=K)操作的方法，其中A和B被供应地址输入信号，且K是存储于多个存储器单元中的先前值，所述方法包括：

在所述多个存储器单元中的每一存储器单元中，响应于更新所述存储器单元而产生单一逻辑门电路输出及其反相，其中每一单一逻辑门电路具有相关联的存储器单元输出作为第一输入且具有下一最低有效位邻近存储器单元输出作为第二输入；以及

在所述存储器单元中的每一者中，在部分查找比较电路中产生所述A+B=K操作的与每一存储器单元相关联的一部分，其中在读取查找比较操作期间，将对应的地址输入信号A和B与所述相关联的存储器单元输出和所述所产生的单一逻辑门电路输出及其反相进行组合。

2.根据权利要求1所述的方法，其中在三个深晶体管堆叠中产生所述A+B=K操作的与每一存储器单元相关联的所述部分。

3.根据权利要求2所述的方法，其中所述晶体管是N沟道金属氧化物半导体场效应晶体管NFET。

4.根据权利要求1所述的方法，其中将所述总和地址比较(A+B=K)操作用于内容可寻址存储器CAM中。

5.根据权利要求4所述的方法，其中将所述CAM用于翻译旁视缓冲器TLB中。

6.根据权利要求1所述的方法，其中所述单一逻辑门电路包括：

异或电路，其具有第i存储器单元(M_i)和第i-1存储器单元(M_i-1)作为输入且产生输出信号S_i=(!M_i&!M_i-1)|(M_i&M_i-1)。

7.根据权利要求1所述的方法，其进一步包括：

在A+B等于所述所存储的K值中的一者后即刻在每一存储器单元中产生命中指示。

8.根据权利要求1所述的方法，其进一步包括：

在A+B不等于所述所存储的K值中的一者后即刻将A+B写入到内容可寻址存储器中的标签阵列。

9.根据权利要求1所述的方法，其中所述在所述存储器单元中的每一者中产生所述A+B=K操作的一部分包括：

在第一小项电路中计算A+B=K的第一部分，以在确定A+B不等于K后即刻产生未命中指示；以及

在第二小项电路中计算A+B=K的第二部分，以在确定A+B不等于K后即刻产生未命中指示。

10.根据权利要求9所述的方法，其中所述第一小项电路的结果与所述第二小项的结果进行逻辑“或”构成全A+B=K操作。

11.一种用于总和地址比较(A+B=K)操作的设备，其中A和B被供应地址输入信号，且K是存储于存储器单元中的先前值，所述设备包括：

包含于每一存储器单元中的单一逻辑门电路，所述单一逻辑门电路具有相关联的存储器单元输出作为第一输入且具有下一最低有效位邻近存储器单元输出作为第二输入，且响应于更新所述存储器单元而产生输出信号S及其逻辑非信号!S；以及

总和地址比较电路，其在所述存储器单元中的每一者中产生所述A+B=K操作的与每一存储器单元相关联的一部分以用于查找比较操作，在所述查找比较操作期间，使得对应的地址输入信号A和B能够与所述相关联的存储器单元输出以及所述S信号和所述!S信号进行组合。

12.根据权利要求11所述的设备，其进一步包括：

P_i电路，其产生输出信号P_i=(A_i&!B_i)|(!A_i&B_i)；

!P_i电路，其产生所述P_i输出信号的逻辑非；

G_i电路，其产生输出信号G_i=A_i&!B_i；以及

Z_i电路，其产生输出信号Z_i=!A_i&!B_i，其中&是逻辑“与”功能，|是逻辑“或”功能，且!是逻辑“非”功能。