[发明专利]对分组在分组交换通信网络中的累计驻留时间的更新有效
申请号: | 201180020475.1 | 申请日: | 2011-04-14 |
公开(公告)号: | CN102859941A | 公开(公告)日: | 2013-01-02 |
发明(设计)人: | L·龙切蒂;R·吉米利;G·卡扎尼加;C·科斯坦蒂尼 | 申请(专利权)人: | 阿尔卡特朗讯 |
主分类号: | H04L12/26 | 分类号: | H04L12/26 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;赵林琳 |
地址: | 法国*** | 国省代码: | 法国;FR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 分组 交换 通信 网络 中的 累计 驻留 时间 更新 | ||
1.一种用于更新在分组交换通信网络的节点(N,N1)接收的同步分组(SP)的累计驻留时间(CRT)的方法,所述累计驻留时间(CRT)等于所述同步分组(SP)在所述分组交换网络的设置于已经生成所述同步分组(SP)的又一节点与所述节点(N,N1)之间的节点的驻留时间的累计求和,所述节点(N,N1)包括配置成接收所述同步分组(SP)的入口电路(IC)和配置成向所述分组交换通信网络的再一节点(N2)发送所述同步分组(SP)的出口电路(EC,EC1),所述方法包括:
a)在所述出口电路(EC,EC1)处从所述入口电路(IC)接收所述同步分组(SP);
b)在所述出口电路(EC,EC1)的出口时间戳生成器(TSGeg,TSG1eg)处生成出口时间戳(TS(EG,LOG),TS1(EG,PHY),TS1(EG,LOG));
c)在所述出口电路(EC,EC1)处基于所述出口时间戳(TS(EG,LOG),TS1(EG,PHY),TS1(EG,LOG))并且基于估计的可变延迟来计算虚拟时间戳(VIRTUAL_TS(EG,PHY),VIRTUAL_TS2(IN,LOG)),该估计的可变延迟是所述同步分组(SP)将由于在位于所述出口时间戳生成器(TSGeg,TSG1eg)下游的缓冲器(Beg,B1eg,B2in)中进行缓冲而经历的;以及
d)在所述出口电路(EC,EC1)处,在向所述再一节点(N2)发送所述同步分组(SP)之前将所述虚拟时间戳(VIRTUAL_TS(EG,PHY),VIRTUAL_TS2(IN,LOG))用于更新所述累计驻留时间(CRT)。
2.根据权利要求1所述的方法,其中所述步骤b)包括生成出口逻辑时间戳(TS(EG,LOG),TS1(EG,LOG))。
3.根据权利要求2所述的方法,其中所述步骤c)包括基于所述出口逻辑时间戳(TS(EG,LOG),TS1(EG,LOG))并且基于估计的可变延迟来计算虚拟出口物理时间戳(VIRTUAL_TS(EG,PHY)),该估计的可变延迟是所述同步分组(SP)将由于在所述出口电路(EC,EC1)中包括的并且位于所述出口时间戳生成器(TSGeg,TSG1eg)下游的出口缓冲器(Beg,B1eg)中进行缓冲而经历的。
4.根据权利要求3所述的方法,其中所述步骤c)还包括基于所述虚拟出口物理时间戳(VIRTUAL_TS(EG,PHY))并且基于估计的可变延迟来计算虚拟入口逻辑时间戳(VIRTUAL_TS2(IN,LOG)),该估计的可变延迟是所述同步分组(SP)将由于在所述再一节点(N2)的又一入口电路(IC2)中包括的入口缓冲器(B2in)中进行缓冲而经历的。
5.根据权利要求1所述的方法,其中所述步骤b)包括生成出口物理时间戳(TS1(EG,PHY))。
6.根据权利要求5所述的方法,其中所述步骤c)包括基于所述出口物理时间戳(TS1(EG,PHY))并且基于估计的可变延迟来计算虚拟入口逻辑时间戳(VIRTUAL_TS2(IN,LOG)),该估计的可变延迟是所述同步分组(SP)将由于在所述再一节点(N2)的又一入口电路(IC2)中包括的入口缓冲器(B2in)中进行缓冲而经历的。
7.根据任一前述权利要求所述的方法,其中它还包括:在所述步骤a)之前在所述入口电路(IC)接收所述同步分组(SP)时在所述入口电路(IC)生成入口时间戳(TS(IN,PHY))。
8.根据权利要求7所述的方法,其中它还包括:在所述步骤a)之前在所述入口电路(IC)处在所述同步分组(SP)中写入所述入口时间戳(TS(IN,PHY))。
9.根据权利要求8所述的方法,其中所述步骤d)包括:从所述同步分组(SP)读取所述入口时间戳(TS(IN,PHY));将驻留时间(RT,RT’,RT”)计算为所述虚拟时间戳(VIRTUAL_TS(EG,PHY),VIRTUAL_TS2(IN,LOG))与所述入口时间戳(TS(IN,PHY))之差;以及通过将所述驻留时间(RT,RT’,RT”)与所述累计驻留时间(CRT)相加来更新所述累计驻留时间(CRT)。
10.根据权利要求7所述的方法,其中它还包括:在所述步骤a)之前在所述入口电路(IC)处从所述累计驻留时间(CRT)减去所述入口时间戳(TS(IN,PHY))。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于阿尔卡特朗讯,未经阿尔卡特朗讯许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180020475.1/1.html,转载请声明来源钻瓜专利网。