[发明专利]通过利用衬底图案化的无掩膜工艺的位错和应力管理以及设备制造方法

说明书

相关申请的交叉引用

本申请请求2010年4月27日提交的美国临时申请第61328203号的利益，该申请的内容在此通过引入被并入和作为依据。

技术领域

本发明涉及通过使用被图案化的衬底来消除晶格失配和热失配层的外延生长中的穿透位错、层破裂和晶片弯曲的结构和方法。由于材料的选择和层的厚度几乎是没有限制的，因此本发明还可以应用于需要厚外延层以便正确起作用的设备的制造，例如多结太阳能电池、发光二极管、半导体激光器、辐射成像检测器和热电设备。本发明对于需要较小厚度的失配外延层的微电子、光电子和光子电路的制造也是可行的。

背景技术

通过把新的光和电功能性引入到CMOS平台来扩充摩尔定律的尝试、高效固态发光的实现、聚光光伏电池的制造、成像检测器的制造（尤其是对于高能量电磁和粒子辐射）、以及热电设备的制造都需要（以一种形式或者另一种形式）在彼此之上集成具有不同晶格参数的晶体材料。这基本上可以按两种不同的途径发生：通过晶片键合或者通过“异质外延生长”。本申请属于组合材料的第二种方法，尤其涉及其晶格参数相差多于百分之零点几并且热膨胀系数可能有很大不同的材料。

与晶格失配有关的问题

当两种失配的材料在彼此上面外延生长时，其晶格参数的不同（错配）导致机械应力，当超过某个限制时，所述应力通过弹性弛豫或者塑性弛豫被释放。在正常情况下，当在单晶衬底上进行具有足够大错配的淀积时，应力弛豫会通过表面起皱的方式弹性地发生，例如以岛的形式。然而，弹性弛豫不能在平坦的膜上进行。相反，对于较低的错配，外延膜可能保持平坦，同时，一旦超过了某个临界膜厚度，应力就通过所谓的错配位错被塑性地释放。最终，不管错配的程度有多大，总会发生由界面错配位错造成的塑性弛豫。每当具有相当大的错配位错密度的界面被并入设备（例如晶体管）的活动区域中时，其性能会有很大程度的降级。因此，包含错配位错的界面通常需要在空间上与设备的活动区域隔开。但不幸的是，使具有错配位错的界面与设备的活动区域保持一定距离常常并不能保证其正确的性能。事实上，位错很少会以错配位错的形式只位于两种材料之间的界面处。相反，错配位错常常伴随有延伸到生长膜的表面的穿透臂。而且，如果这些穿透位错穿过异质外延生长层堆叠的活动区域，那么它们会对设备的功能非常有害。因此，穿透位错的密度应当总体上保持尽可能的低。

与热膨胀失配有关的问题

由于晶格错配造成的位错问题不是在彼此之上外延生长不同材料时所要克服的唯一障碍。在许多情况下，热膨胀系数的失配同样严重，尤其是当需要具有相对大厚度的层时，例如在像用于一般照明目的的高亮度发光二极管、多结太阳能电池、辐射检测器、热电发电机等等的设备中。

在外延生长之后冷却到室温时，热膨胀系数的失配可能导致晶片弯曲，从而严重妨碍后续处理步骤，例如光刻和图案化，或者进一步的外延生长。外延层和衬底的不同热膨胀甚至可能就在外延生长之后或者在任何后续温度循环期间造成前者破裂，例如，在聚光光伏电池的工作期间，温度循环是必然要发生的（见例如V.K.Yang等人在Journal of Applied Physics 93，3859（2003）所写的文章，其全部公开内容在此通过引用而并入）。

过去，已经以各种途径解决了晶片弯曲的问题。一种方法包括引入具有减小的结晶度的中间层作为应力弛豫层（见例如Masahiro Sakai等人的美国专利申请US2008/0308909，该申请的全部公开内容在此通过引用而并入）。另一种方法涉及衬底被某种材料背面涂覆，当晶片冷却时，这种材料施加相反的应力（见例如Tetsuzo Ueda的美国专利申请US2003/0033974，该申请的全部公开内容在此通过引用而并入）。但不幸的是，减小晶片弯曲甚至可能增加覆层破裂的趋势，因为晶片弯曲与部分弹性应力释放相关联。

用于减小晶片弯曲的一种可选途径已经在例如Kazuhide Abe的美国专利申请US2008/0233716中进行了描述，该申请的全部公开内容在此通过引用而并入。其中，与半导体晶片上发生弯曲的方向垂直地在碳化硅膜中形成深槽，由此减小所述弯曲。