[发明专利]用于在综合期间执行异步和同步复位去除的方法以及设备

说明书

优先权

本发明要求享有于2010年5月11日在先提交的美国发明专利申请序列号12/800,227的优先权，并且该申请通过引用并入本文。

技术领域

本发明的一些实施例涉及用于在目标装置上设计系统的工具。更具体地，本发明的一些实施例涉及一种用于在综合期间异步和同步复位去除的方法以及设备。

背景技术

用于大型系统的电子设计可以包括数百万门以及数百万位的嵌入式存储器。在用于管理以及优化电子设计所需的任务中，利用可用资源进行综合、布局以及布线可能是其中最具挑战性和最耗时的。大型系统的复杂性通常要求使用计算机辅助设计(CAD)或者电子设计自动化(EDA)工具以管理和优化对系统的设计。CAD工具在目标装置上执行综合、布局和布线的耗时任务。

系统中的寄存器可以连接至复位信号，该复位信号操作成在启动期间或者在错误发生之后使系统处于已知的状态。复位信号可以用于在事件发生时或者已过去一定量时间之后复位系统。然而，寄存器复位对于在目标装置上设计系统提出了挑战。对于异步和同步复位的挑战包括当必须将复位信号扇出至大量目的地时实现时序收敛，并且当遵循与复位相关联的集群约束时使用为复位分配的有限布线资源来执行拟合(fittting)。异步复位可以进一步提出序列优化问题的进一步挑战。CAD或者EDA工具使用的序列优化算法可以采用诸如复位或者负载之类的异步信号来绕过寄存器。如果未绕过序列优化，则在重定时之后仍维持由异步复位产生的启动状态。此外，逻辑可能需要被装入没有复位的序列元件中，这要求添加额外的逻辑以确保正确的启动行为。

附图说明

通过示例来说明本发明的一些实施例的特征和优点，并且该特征和优点并非旨在将本发明的一些实施例的范围限定为所示的一些特定实施例。

图1是示出了根据本发明的一个示例性实施例的用于设计系统的方法的流程图。

图2是示出了根据本发明的一个示例性实施例的用于执行综合的方法的流程图。

图3示出了根据本发明的一个示例性实施例的用于执行复位分析和去除的方法的流程图。

图4示出了根据本发明的一个实施例的系统的冗余部分的第一示例。

图5示出了根据本发明的一个实施例的系统的冗余部分的第二示例。

图6示出了根据本发明的一个示例性实施例的用于执行同步复位标识的方法。

图7示出了根据本发明的一个实施例的执行复位分析和去除的示例。

图8示出了根据本发明的一个实施例的实现了系统设计器的计算机系统的框图。

图9是根据本发明的一个示例性实施例的系统设计器的框图，

图10是根据本发明的一个实施例的复位分析和去除单元的框图。

图11示出了根据本发明的一个实施例的示例性目标装置。

发明内容

根据本发明的一个实施例，在综合期间执行分析，该分析标识系统的在特定复位状态(condition)下变得冗余的部分，并且标识可以去除的复位。在去除复位之后，可以执行在综合中的优化，并且可以执行系统的布局和布线。根据本发明的一个方面，该分析包括标识系统中的复位信号。标识具有共同复位信号的寄存器集合。针对寄存器集合中的每个寄存器，应用复位状态，并且标识系统的冗余部分以及对该冗余部分指派成本值。针对寄存器集合中的尚未标记为去除的每个寄存器，按从最高到最低的成本顺序，应用复位状态，并且诸如复位信号连接之类的冗余的电路被标记用于去除。在已经按成本顺序分析了所有寄存器之后，在电路中的已被标记用于去除的寄存器被去除复位。

具体实施方式

在下面的描述中，出于说明的目的，阐述了特定术语以提供对本发明的一些实施例的全面理解。对于本领域技术人员明显的是，可以无需说明书中的具体细节来实践本发明的一些实施例。在其它一些情形下，以框图的形式来显示熟知的电路、装置和程序以避免不必要地模糊本发明的一些实施例。

图1是说明了根据本发明的一个示例性实施例的用于在目标装置上设计系统的方法的流程图。目标装置可以是现场可编程门阵列(FPGA)、专用集成电路(ASIC)、结构化ASIC或其它装置。根据一个实施例，可以由在计算机系统上实现的计算机辅助设计(CAD)/电子设计自动化(EDA)工具来执行图1示出的过程。在101处，综合该系统。根据本发明的一个实施例，综合涉及生成待实现的系统的逻辑设计。