[发明专利]使用校验子分析的故障总线通道检测

说明书

背景技术

本发明一般地涉及计算机存储器系统，更具体地说，涉及使用校验子分析检测故障总线通道。

现代高性能计算主存储器系统通常包括一个或多个动态随机存取存储器（DRAM）设备，这些设备通过一个或多个存储器控制元件连接到一个或多个处理器。整体计算机系统性能受计算机结构的每个关键元素的影响，这些元素包括处理器（多个）、任何存储器高速缓存（多个）、输入/输出（I/O）子系统（多个）的性能/结构、存储器控制功能（多个）、主存储器设备（多个）的效率以及存储器互连接口（多个）的类型和结构。

行业持续投入广泛的研究和开发工作以产生改进和/或创新的解决方案，以便通过改进存储器系统/子系统设计和/或结构来最大化整体系统性能和密度。高可用性系统提出与整体系统可靠性相关的进一步挑战，因为客户期望新的计算机系统除了提供额外功能、提高性能、增加存储、降低操作成本等之外，在平均故障间隔时间（MTBF）方面将明显超过现有系统。其他常见的客户要求进一步加剧了存储器系统设计挑战，并且包括诸如易于升级和降低系统环境影响（例如空间、电力和冷却）之类的项目。

一种用于在总线（例如存储器系统总线）中查找故障通道的方法是使用错误纠正代码（ECC）。ECC可以检测和纠正多个故障位，但比错误检测代码需要更多的冗余位。通常，错误检测代码可以检测错误但不能完全解析错误的物理性质；例如，它也许不能完全标识故障通道以便了解故障通道中的所有可能错误模式。因此，只有错误检测代码可能不会准确地将错误隔离到特定故障通道。另一种用于检测故障通道的方法是通道遮蔽（lane shadowing），其中在备用通道上发送数据副本。然而，通道遮蔽在任一时间点只能针对通道的子集执行，并且可能错过在给定故障通道的分析窗口外部发生的错误事件。

发明内容

一个实施例是一种用于检测总线故障的计算机实现的方法。所述方法包括接收错误检测代码的多个校验子，所述错误检测代码与已在总线上传输的多个帧关联，所述总线包括多个通道并由所述错误检测代码来保护。所述方法包括对于所述校验子中的每个校验子，针对所述通道中的每个通道执行以下步骤：在假设该通道是故障通道的情况下对该校验子进行解码，所述解码输出解码结果；判定所述解码结果是否是有效解码；以及响应于判定所述解码结果是有效解码而为所述通道投票。然后响应于所述投票而标识故障通道，所述故障通道的特征在于，其具有的投票多于所述总线上的至少一个其他通道。

另一实施例是一种用于检测总线故障的系统，所述系统包括：总线接口设备，被配置为接收和捕获已在总线上传输的多个帧的校验子，每个帧包括按通道的多个位传输；以及校验子处理逻辑，其与所述总线接口设备通信。所述校验子处理逻辑被配置为执行以下操作：接收错误检测代码的多个校验子，所述错误检测代码与已在总线上传输的多个帧关联，所述总线包括多个通道并由所述错误检测代码来保护。所述校验子处理逻辑还被配置为对于每个校验子，针对每个通道而执行以下操作：在假设该通道是故障通道的情况下对该校验子进行解码，所述解码输出解码结果；判定所述解码结果是否是有效解码；以及响应于判定所述解码结果是有效解码而为所述通道投票。响应于所述投票而标识故障通道，所述故障通道的特征在于，其具有的投票多于所述总线上的至少一个其他通道。

另一实施例是一种用于检测总线故障的计算机程序产品。所述计算机程序产品包括计算机可读存储介质，其可由处理电路读取并存储指令以便由所述处理电路执行以实现一种方法，所述方法包括接收错误检测代码的多个校验子，所述错误检测代码与已在总线上传输的多个帧关联，所述总线包括多个通道并由所述错误检测代码来保护。所述方法包括对于所述校验子中的每个校验子，针对所述通道中的每个通道而执行以下操作：在假设该通道是故障通道的情况下对该校验子进行解码，所述解码输出解码结果；判定所述解码结果是否是有效解码；以及响应于判定所述解码结果是有效解码而为所述通道投票。然后响应于所述投票而标识故障通道，所述故障通道的特征在于，其具有的投票多于所述总线上的至少一个其他通道。

通过参阅以下附图和详细说明，根据各实施例的其他系统、方法和/或计算机程序产品对于本领域的技术人员来说显而易见或变得显而易见。旨在将所有此类其他系统、方法和/或计算机程序产品包括在此说明内、在本发明的范围内，并由所附权利要求保护。

附图说明

现在仅通过实例的方式参考附图描述本发明的一个或多个实施例，这些附图是：

图1示出了可以由一个示例性实施例实现的级联互连存储器系统；

图2示出了示例性下游八传输帧；