[发明专利]具有平衡的工作循环的电平移位器

说明书

技术领域

本发明涉及高速接收器和相关电路，且更具体来说，涉及具有平衡的上升和下降时间的基于锁存器的电平移位器。

背景技术

数字电路通常对内部信号使用一致的逻辑电平。然而，所述逻辑电平可随系统而变，且甚至在同一系统内的各种子系统电路内也会变化。电平移位器可用于将使用一个逻辑电平的数字电路连接到使用另一逻辑电平的数字电路。可使用多个电平移位器，例如每一系统中一个，其中需要双向移位。举例来说，驱动器可从内部逻辑电平转变成与标准接口线电平兼容的电平。举例来说，线接收器可从接口电平转换成内部电压电平。标准接口电平的实例包含晶体管到晶体管逻辑(TTL)或互补金属氧化物半导体(CMOS)逻辑电平，其通常出现在集成电路内。在数字系统内，例如在数字通信系统内，可将内部电压电平称为逻辑电平，而可将外部电压电平称为线电平。

数字电路通常基于逻辑信号而操作，所述逻辑信号具有例如根据同步数字电路的指定时间周期从一个电平到另一个电平的逻辑转变。当需要电平移位器时，通常情况是原始信号转变的时序失真。对于现代高速数字接收器和相关的锁相环(PLL)电路，针对电平移位器存在严格的工作循环失真要求，因为高速数字接收器中的工作循环或位周期失真会直接影响到CDR的抖动预算。

虽然现有技术中可以获得简单的电平移位器，其准确且充分地翻译与输入逻辑信号相关联的电平，但是此些电路的缺点在于，其可能使信号的时域特性(例如工作循环)失真，原因在于不与原始信号的时序特性足够精确对应以适合于高速数字通信应用的不匹配的上升/下降转变。此匹配或对应的不足可不利地引起抖动、数据错误等等。

发明内容

示范性实施例是针对用于在电平移位电路中平衡转变的系统和方法。输入电路从两个输入节点接收与两个互补逻辑电平相关联的差分逻辑信号。所述两个输入节点分别耦合到所述输入电路的对称部分。所述输入电路包含电平转变平衡电路和耦合到所述输入电路的逻辑元件。所述电平转变平衡电路在从与所述差分逻辑信号相关联的所述两个互补逻辑电平中的第一者到第二者的转变和相关联的电平移位期间平衡所述两个互补逻辑电平的经电平移位的版本的相应上升和下降时间。在所述转变之后，所述逻辑元件存储所述两个互补逻辑电平的所述经电平移位的版本的输出且在两个输出节点上提供所述输出。所述电平转变平衡电路包含电容器，其与用于所述两个输入节点中的每一者的传递元件并联。所述电容器在所述转变期间使用电容和存储在所述逻辑元件中的互补逻辑电平的先前经电平移位的版本来平衡所述相应上升和下降时间。所述传递元件包含场效晶体管(FET)。所述逻辑元件包含锁存器，所述锁存器进一步在所述转变之后保持所述两个互补逻辑电平的经电平移位的版本的输出电平。所述锁存器可体现为一对交叉耦合的反相器。

根据各种方面，示范性锁存器可包含介于接地电位与源电位之间的耦合到第二极性的第一FET的第一极性的第一场效晶体管(FET)，所述第一FET的栅极可彼此耦合且耦合到两个输出节点中的第一者，且耦合到介于接地电位与源电位之间的耦合到第二极性的第二FET的第一极性的第二场效晶体管(FET)。所述第二FET的栅极可彼此耦合且耦合到两个输出节点中的第二者。

根据一方面，可提供用于平衡与电平移位器中的电平转变相关联的上升和下降时间的电路。所述电路可包含用于分别与差分逻辑信号的两个互补逻辑电平中的一者相关联的两个输入节点中的每一者的输入传递元件、耦合到相应输入传递元件的锁存器，以及与输入传递元件并联耦合的电容器。所述锁存器可在从所述两个互补逻辑电平中的第一者到第二者的所述电平转变之后在两个输出节点上保持所述两个互补逻辑电平的经电平移位的版本。所述电容器在所述转变期间平衡所述两个互补逻辑电平的所述经电平移位的版本的相应上升和下降时间，以便消除所述两个互补逻辑电平与在与所述电平转变相关联的所述两个输出节点上的所述经电平移位的版本之间的时序变化。所述电容器进一步通过到锁存器的差分输入的电容性耦合使所述锁存器变得不稳定。