[发明专利]半导体装置和在目标基板中形成结构以制造半导体装置的方法

说明书

技术领域

本发明涉及半导体装置和半导体制造的领域。特别地，本发明涉及一种半导体装置和在目标基板（target substrate）中形成结构以制造半导体装置的方法。

背景技术

在半导体技术的领域中，不断将半导体装置的性能推向更高的极限。然而，对于特殊类型的半导体装置，有时可能需要对半导体装置的设计进行折衷，使得优化半导体装置的特性，代替另一种。这种折衷可能由于对半导体装置预期的最终应用而出现，其中，与另一种相比，特性可能是优选的，或者，也可能由于半导体装置的制造中的限制而出现。

特别参考包括集电极（集电体，collector）区域、基极区域和发射极区域的双极结晶体管（BJT）的实例，代表BJT的性能的关键特性是公共发射极电流增益、比导通电阻和击穿电压。已知的是，对于特定的掺杂浓度，BJT的基极区域优选地尽可能薄，以便获得高电流增益。然而，基极区域的最小厚度由所谓的击穿效应（穿通效应）限制，其中，对于过薄的基极区域，基极-集电极边界处的耗尽区域可能接触基极-发射极边界处的耗尽区域。耗尽区域是目标基板的空间电荷区域，在该目标基板中，半导体材料耗尽电荷载体（载荷子）。在这种条件下，集电极区域对发射极区域有效地短路，并且，大电流在集电极区域和发射极区域之间流动。因此，对于特定的掺杂浓度，基极区域的厚度，一方面，优选地增加以增加BJT的电击穿电压，另一方面，优选地减小以增加BJT的增益。

此外，如果在发射极区域和基极区域之间的边界处存在缺陷，则可能更容易地出现（即，在更低的集电极-基极电压下）上述击穿效应，其中，BJT实际上没有基极（或者，其中，将有效的基极宽度操作地减小至零）。

在台式晶体管蚀刻的BJT（或甚至其他类型的包括台式晶体管结构的半导体装置等）的制造中，关键的处理步骤是等离子蚀刻（或干法蚀刻），其用于形成具有由半导体材料（例如，碳化硅（SiC））制成的垂直或接近垂直的侧壁的结构。通常使用干法蚀刻来形成发射极区域并终止基极-集电极结。然而，在由半导体材料（例如如SiC）制成的垂直或接近垂直的侧壁处进行干法蚀刻可能导致在壁的底部处形成沟槽，这可能使产生的半导体装置的功能变差。在下文中，这种沟槽的形成将被称作“沟槽效应”。

对于BJT，在基极区域和发射极区域之间的边界处形成这种沟槽可能导致减小基极区域的有效厚度，并且，与在基板上沉积或生长的基极区域的初始预期厚度不相应，从而，导致高电场到顶面（发射极区域）的击穿距离减小。因此，为了减小击穿效应，BJT的基极区域必须足够厚，然而，这会减小BJT的增益。另外，在半导体装置的后续高温退火期间，接近顶面的材料可能重新分布，并可能将其传送至沟槽。材料传送与沟槽一起可能在晶体管的敏感部分中（例如，在发射极/基极结处）导致不受控制的掺杂和较差的材料质量，从而使BJT的性能变差。

因此，需要对半导体装置提供新的类型的结构，和/或提供新的将减少至少一部分上述缺点和/或使得能够对半导体装置提供改进特性的制造方法。

发明内容

本发明的一个目的是，减少现有技术的以上不利和缺点，并对以上技术和现有技术提供一种改进的替代方案。

通常，本发明的一个目的是提供一种具有改进的特性的半导体装置。此外，本发明的一个目的是提供一种在目标基板中形成结构以制造半导体装置的方法，该方法可减小上述击穿效应。

通过如在权利要求1中限定的方法和如在权利要求11中限定的半导体装置来实现本发明的这些和其他目的。在从属权利要求中限定了优选的实施方式。

根据本发明的第一方面，提供了一种在目标基板中形成结构以制造半导体装置的方法。该方法包括以下步骤：在目标基板上提供掩模层，并在掩模层中提供阶梯状轮廓（阶梯状分布，阶梯式剖面，stair-like profile），使得阶梯状轮廓的阶梯（step）的高度小于掩模层的厚度。此外，该方法包括以下步骤：同时执行掩模层和目标基板的各向异性刻蚀，使得在目标基板中形成具有阶梯状轮廓的结构。