[发明专利]使用稀释漏极的高压晶体管

权利要求书

1.一种集成电路，包含：

半导体衬底，所述半导体衬底具有第一导电类型；

第一延伸漏极金属氧化物半导体（MOS）晶体管，所述第一MOS晶体管包括：

第一源极/沟道有源区；

第一漏极接触有源区，所述第一漏极接触有源区与所述第一源极/沟道有源区相对布置；

在所述第一源极/沟道有源区处所述衬底中的第一体区，所述第一体区具有所述第一导电类型；

在所述体区中的第一沟道区，所述第一沟道区布置在所述第一源极/沟道有源区中所述衬底的顶表面；

第一栅极介电层，所述第一栅极介电层布置在所述第一沟道区上方在所述衬底上；

第一栅极，所述第一栅极布置在所述第一栅极介电层上；

第一源极区，所述第一源极区与所述第一栅极相邻且与所述第一漏极接触有源区相对地布置在所述第一源极/沟道有源区中，所述第一源极区具有与所述第一导电类型相反的第二导电类型；以及

第一漏极漂移区，所述第一漏极漂移区布置在所述衬底中，以使：

所述第一漏极漂移区具有所述第二导电类型；

所述第一漏极漂移区从所述第一漏极接触有源区延伸到所述第一源极/沟道有源区；

所述第一漏极漂移区邻接所述第一沟道区；以及

所述第一漏极漂移区包括第一组多个横向掺杂条纹，所述第一组多个横向掺杂条纹在所述第一源极/沟道有源区中并延伸一部分距离到所述第一漏极接触有源区，所述第一组多个横向掺杂条纹平行于所述衬底的所述顶表面，所述第一组多个横向掺杂条纹具有所述第二导电类型，使得在所述第一源极/沟道有源区处的所述第一漏极漂移区的平均掺杂密度比在所述第一漏极接触有源区处的所述第一漏极漂移区的平均掺杂密度低至少25%。

2.根据权利要求1所述的集成电路，其中：

所述第一漏极漂移区在所述第一组多个横向掺杂条纹之间是连续的；以及

所述第一组多个横向掺杂条纹的掺杂密度比所述第一组多个横向掺杂条纹之间的所述第一漏极漂移区的区域高至少15%。

3.根据权利要求1所述的集成电路，其中：

所述第一组多个横向掺杂条纹由具有所述第一导电类型的所述衬底的区域横向隔开；以及

所述第一组多个横向掺杂条纹中的相邻实例之间的所述衬底区的每个实例的横向累积掺杂密度是从1×10¹²cm^-2到5×10¹²cm^-2，其中所述第一组多个横向掺杂条纹中的相邻实例之间的所述衬底区的所述横向累积掺杂密度是沿着从所述第一组多个横向掺杂条纹中的一个实例的横向边缘通过所述衬底区到所述第一组多个横向掺杂条纹中的相邻实例的横向边缘的水平线的积分掺杂密度，其中所述水平线平行于所述衬底的所述顶表面，并垂直于所述第一组多个横向掺杂条纹的所述横向边缘。

4.根据权利要求1所述的集成电路，其中所述第一组多个横向掺杂条纹在所述第一源极/沟道有源区处与在更接近所述第一漏极接触有源区的末端处具有基本相等的宽度。

5.根据权利要求1所述的集成电路，其中所述第一组多个横向掺杂条纹是锥形的，使得所述第一组多个横向掺杂条纹在更接近所述第一漏极接触有源区的末端处比在所述第一源极/沟道有源区处更宽。

6.根据权利要求1所述的集成电路，其中所述第一组多个横向掺杂条纹中的第一实例的第一宽度比所述第一组多个横向掺杂条纹中的第二实例的第二宽度大至少25%。