[发明专利]成像器阵列和阵列照相机的架构无效
申请号: | 201180031287.9 | 申请日: | 2011-05-12 |
公开(公告)号: | CN103004180A | 公开(公告)日: | 2013-03-27 |
发明(设计)人: | B·帕因;A·K·J·麦克玛霍恩 | 申请(专利权)人: | 派力肯影像公司 |
主分类号: | H04N5/247 | 分类号: | H04N5/247 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 李向英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 成像 阵列 照相机 架构 | ||
1.一种成像器阵列,包括:
多个焦平面,其中每个焦平面包括二维的像素布局,每个维度具有至少两个像素,并且每个焦平面被包含在所述成像器阵列的不包含来自另一个焦平面的像素的区域内;
控制电路,被配置为控制由所述焦平面内的像素进行的图像信息捕获,其中所述控制电路被配置,使得至少两个焦平面内的像素进行的图像信息捕获分开控制;以及
采样电路,被配置为将像素输出转换为数字像素数据。
2.根据权利要求1的成像器阵列,其中,所述多个焦平面被安排为二维焦平面阵列,在一个维度中具有至少三个焦平面。
3.根据权利要求1的成像器阵列,其中,所述多个焦平面被安排为二维焦平面阵列,在两个维度中具有至少三个焦平面。
4.根据权利要求1的成像器阵列,其中,所述多个焦平面被安排为焦平面的N×M阵列,包括被配置为捕获蓝光的至少两个焦平面、被配置为捕获绿光的至少两个焦平面和被配置为捕获红光的至少两个焦平面。
5.根据权利要求1的成像器阵列,其中,每个焦平面包括若干行和若干列像素。
6.根据权利要求1的成像器阵列,其中,所述控制电路被配置为通过控制像素的复位而控制由所述像素进行的图像信息捕获。
7.根据权利要求1的成像器阵列,其中,所述控制电路被配置为通过控制像素的读出而控制由所述像素进行的图像信息捕获。
8.根据权利要求1的成像器阵列,其中,所述控制电路被配置为通过控制每个像素的积分时间而控制图像信息的捕获。
9.根据权利要求1的成像器阵列,所述控制电路被配置为通过控制所述采样电路的增益而控制图像信息的处理。
10.根据权利要求1的成像器阵列,其中,所述控制电路被配置为通过控制每个像素的暗电平校准而控制图像信息的处理。
11.根据权利要求1的成像器阵列,其中,所述控制电路被配置为通过控制读出方向而控制图像信息的捕获。
12.根据权利要求11的成像器阵列,其中,所述读出方向选自包括以下项的组:
顶到底;以及
底到顶。
13.根据权利要求11的成像器阵列,其中,所述读出方向选自包括以下项的组:
左到右;以及
右到左。
14.根据权利要求1的成像器阵列,其中,所述控制电路被配置为通过控制所关注的读出区域而控制图像信息的捕获。
15.根据权利要求1的成像器阵列,其中,所述控制电路被配置为通过控制水平二次采样而控制图像信息的捕获。
16.根据权利要求1的成像器阵列,其中,所述控制电路被配置为通过控制垂直二次采样而控制图像信息的捕获。
17.根据权利要求1的成像器阵列,其中,所述控制电路被配置为通过控制像素电荷组合而控制图像信息的捕获。
18.根据权利要求1的成像器阵列,其中,所述成像器阵列是单块集成电路成像器阵列。
19.根据权利要求1的成像器阵列,其中,至少一个焦平面中相邻像素的二维阵列具有相同的捕获带。
20.根据权利要求19的成像器阵列,其中,所述捕获带选自包括以下项的组:
蓝光;
青光;
包含可见光和近红外光的扩展色光;
绿光;
红外光;
品红光;
近红外光;
红光;
黄光;以及
白光。
21.根据权利要求1的成像器阵列,其中,
第一焦平面中相邻像素的第一阵列具有第一捕获带;
第二焦平面中相邻像素的第二阵列具有第二捕获带,其中所述第一和第二捕获带相同;
所述外围电路被配置,使得所述相邻像素的第一阵列的积分时间是第一时段;以及
所述外围电路被配置,使得所述相邻像素的第二阵列的积分时间是第二时段,其中所述第二时段长于所述第一时段。
21.根据权利要求1的成像器阵列,其中,至少一个所述焦平面包括相邻像素的阵列,其中相邻像素的阵列中的像素被配置为捕获不同颜色的光。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于派力肯影像公司,未经派力肯影像公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180031287.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种蝇拍
- 下一篇:LED灯条短路保护控制电路