[发明专利]蚀刻方法和装置

说明书

技术领域

本发明涉及对形成在基板上的绝缘膜进行蚀刻的方法和装置。

背景技术

在半导体器件的制造工序中，当对形成在基板上的绝缘膜进行蚀刻时，需要不对底层膜造成破坏的选择比高的蚀刻工序。例如，在双应力衬里（Dual Stress Liner）技术中，当对形成在基板上的氧化硅膜进行蚀刻时，为了不对底层的氮化硅膜造成破坏，需要进行提高了相对于氮化硅膜的氧化硅膜的选择比的蚀刻。

双应力衬里（Dual Stress Liner）技术为：以氮化硅膜覆盖N沟道场效应管（N Channel Field Effect Transistor），对N沟道场效应管给予拉伸应力，以氮化硅膜覆盖P沟道场效应管，对P沟道场效应管给予压缩应力（参照专利文献1）。通过对晶体管给予应力来增大晶体管的漏极电流，因此，能够提高晶体管的性能。

在该双应力衬里技术中，为了分开制作给予拉伸应力的氮化硅膜和给予压缩应力的氮化硅膜，在基板上依次叠层有（1）氧化硅膜、（2）氮化硅膜、和（3）氧化硅膜。之后，需要对（3）氧化硅膜和（2）氮化硅膜进行蚀刻的工序。蚀刻中，使用将处理气体导入气密的处理容器，使处理气体等离子化，使需要进行蚀刻的绝缘膜暴露于已等离子化的处理气体中的干式蚀刻。如上所述，当对（3）氧化硅膜进行蚀刻时，需要提高相对于（2）氮化硅膜的（3）氧化硅膜的选择比。为了提高相对于（2）氮化硅膜的（3）氧化硅膜的选择比，作为蚀刻气体，使用同时进行成膜反应和蚀刻反应的CF类或CHF类蚀刻气体。并且，一边维持CF类的沉积物的沉积和蚀刻的平衡，一边进行蚀刻。

现有技术文献

专利文献

专利文献1：日本特开2007-88452号公报

发明内容

发明需要解决的课题

但是，如果使用CF类或CHF类蚀刻气体，则在（3）氧化硅膜的蚀刻结束时（过蚀刻结束时），（2）氮化硅膜的表面依旧沉积有CF类沉积物。当沉积有CF类沉积物时，沉积物成为蚀刻掩膜（etching mask），从而发生局部性地无法进行底层膜的（2）氮化硅膜的蚀刻的问题。

为了解决这个问题，可以考虑使用如下的蚀刻技术，即，当（3）氧化硅膜的过蚀刻结束时，产生氧等离子体，使氧等离子体和沉积物反应而去除沉积物。

但是，当氧等离子体进行高能的灰化时，（2）氮化硅膜的表面被氧等离子体氧化，在（2）氧化硅膜的表面形成氧化硅膜。如果形成氧化硅膜，则仍然无法进行作为下一个工序的（2）氮化硅膜的蚀刻。

但是，即使在用于形成在栅极的侧壁上绝缘膜的蚀刻中，为了按设计制作器件，也需要防止由于氧等离子体而对基板带来破坏（凹陷（recess））。

因此，本发明的目的在于，提供一种当对形成在基板上的绝缘膜进行蚀刻时，能够防止对绝缘膜的底层带来氧等离子体的坏影响的蚀刻方法和装置。

用于解决课题的技术方案

为了解决上述课题，本发明的一个方式为一种蚀刻方法，其为对形成在基板上的绝缘膜进行蚀刻的方法，其包括：第一蚀刻工序，使所述绝缘膜暴露于被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途；沉积物去除工序，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜的表面上的沉积物；和第二蚀刻工序，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻刻。

本发明的另一个方式为一种蚀刻装置，其为对形成在基板上的绝缘膜进行蚀刻的装置，将处理气体导入气密的处理容器内，在所述处理容器内产生等离子体，由此，使所述绝缘膜暴露在被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途，然后，将氧气导入所述处理容器内，在所述处理容器内产生等离子体，由此，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜上的沉积物，然后，将处理气体导入所述处理容器内，在所述处理容器内产生等离子体，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻。

发明效果

根据本发明，当通过氧等离子体去除绝缘膜上的沉积物时，底层的表面被残存的绝缘膜所覆盖，因此，能够防止对底层产生氧等离子体所致的破坏等的坏影响。