[发明专利]用于同时切换噪声优化的方法和装置

权利要求书

1.一种用于减少集成电路(IC)中的同时切换噪声(SSN)的方法，所述方法包括：

接收用于所述IC的参数的值赋值，其中接收所述值赋值为值赋值范围或者值赋值列表之一；

确定用于输入/输出(I/O)块中的I/O管脚的满足所述值赋值的第一路径延迟和第二路径延迟；

展开所述I/O管脚的切换时间，其中每个切换时间在用于对应I/O管脚的所述第一路径延迟与所述第二路径延迟之间；

对用于所述I/O管脚中的每个I/O管脚的路径布线以满足所述切换时间；以及

创建用于所述IC的满足所述切换时间的设计，其中通过处理器执行至少一个方法操作。

2.如权利要求1所述的方法，其中展开所述切换时间还包括：

计算用于所述I/O管脚的所需切换时间，其中所述所需切换时间线性分布于用于所有所述I/O管脚的第一路径延迟与第二路径延迟之间。

3.如权利要求2所述的方法，其中展开所述切换时间还包括：

根据每个I/O管脚的所述第二路径延迟对所述I/O管脚排序；

基于所述所需切换时间之一一次选择一个I/O管脚，直至已经选择了所有I/O管脚；并且

确定用于每个所选I/O管脚的所述切换时间。

4.如权利要求3所述的方法，其中选择一个I/O管脚包括：

如果存在在所述第一路径延迟与所述第二路径延迟之间具有未选择的所需切换时间的至少一个未选择的I/O管脚，则从可以在所述未选择的所需切换时间切换的未选择的I/O管脚选择具有最低第二路径延迟的I/O管脚；并且

如果所述未选择的所需切换时间不在任何未选择的I/O管脚的所述第一路径延迟与所述第二路径延迟之间，则从所述未选择的I/O管脚选择具有所述最低第二路径延迟的I/O管脚。

5.如权利要求4所述的方法，其中确定用于每个所选I/O管脚的所述切换时间包括：

将用于所述所选I/O管脚的所述切换时间设置为与在用于所述所选I/O管脚的所述第一路径延迟与所述第二路径延迟之间的用于所述所选I/O管脚的所述所需切换时间最接近的时间。

6.如权利要求2所述的方法，其中计算所述所需切换时间还包括所述I/O管脚中的任何I/O管脚未在第一切换时间与第二切换时间之间切换的缓冲时段。

7.如权利要求2所述的方法，其中展开所述切换时间还包括：

根据所述I/O管脚的所述第一路径延迟对所述I/O管脚排序；

响应于所述排序来一次选择一个I/O管脚，直至已经选择了所有I/O管脚；以及

将用于每个所选I/O管脚的所述切换时间确定为与在用于所述所选I/O管脚的所述第一路径延迟与所述第二路径延迟之间的所需切换时间最接近的时间。

8.如权利要求1所述的方法，还包括：

确定包括时间松弛的通向所述I/O管脚的路径；以及

降级所确定的路径以减少SSN。

9.如权利要求1所述的方法，其中在计算机辅助设计(CAD)工具的布局和布线阶段期间执行展开所述I/O管脚的所述切换时间。

10.如权利要求1所述的方法，其中计算机程序在由一个或者多个处理器执行时执行所述方法操作，其中所述计算机程序嵌入于非瞬态计算机可读存储介质中。

11.一种用于减少集成电路(IC)中的同时切换噪声(SSN)的方法，所述方法包括：

接收用于所述IC的参数的值赋值，其中接收所述值赋值为值赋值范围或者值赋值列表之一；

确定用于I/O管脚的满足所述值赋值的所需切换时间；

基于用于所述I/O管脚的所述所需切换时间来赋值用于所述I/O管脚的预算第一路径延迟和预算第二路径延迟；

对用于所述I/O管脚中的每个I/O管脚的路径布线以满足所述预算第一路径延迟和所述预算第二路径延迟；并且

创建用于所述IC的设计，其中通过处理器执行至少一个方法操作。

12.如权利要求11所述的方法，其中所述第一路径延迟是所确定的所需切换时间减去第一预定时间段，并且其中所述第二路径延迟是所确定的所需切换时间加上第二预定时间段。