[发明专利]使用斩波器电压参考的用于切换式电容器Σ-Δ调制器的二阶段增益校准和缩放方案

说明书

相关申请案的交叉参考

本申请案为2010年7月8日申请的第12/832,599号美国专利申请案的部分接续申请案，第12/832,599号美国专利申请案主张2009年7月16日申请的第61/226,049号美国临时申请案的权利，所述申请案的内容特此以全文引用的方式并入本文中。

技术领域

本发明涉及模/数转换器，具体来说，涉及∑-Δ调制器，且更特定来说，涉及一种用于减小因∑-Δ调制器中的失配电容器的影响所引起的增益误差而在转换时间上无损失的方式。

背景技术

现今，模/数转换器(ADC)广泛使用于消费型电子器件、工业应用等等。通常，模/数转换器包括用于接收模拟输入信号并输出与所述模拟输入信号成比例的数字值的电路。此数字输出值通常采用并列字或串行数字位串的形式。存在许多类型的模/数转换方案，例如电压-频率转换、电荷再分布、Δ调制和其它转换方案。通常，这些转换方案中的每一者具有其优点和缺点。一类已获得越来越多的使用的模/数转换器是切换式电容器∑-Δ转换器。

图1A展示∑-ΔADC的原理方框图。环路滤波器10接收模拟输入值且连接到量化器20。所述量化器可产生单一位输出，或在其它实施例中所述量化器可操作以产生可编码于n位的位流中的多个相异输出电平。此单一位输出或n位的位流被反馈到DAC 30，DAC 30产生馈送到环路滤波器10的输出信号。在∑-Δ模/数转换器(ADC)中，接着通常通过数字抽取滤波器来处理所述位流(1位或多位)以产生表示输入信号的经抽取的较高分辨率的数字字。

在∑-Δ转换器中使用的任何高阶∑-Δ调制器的稳定输入范围限于参考电压的一分数。在此稳定输入范围之外，误差变得极大，且调制器提供错误的结果。因此，信号必须被衰减以保持在此稳定输入范围内(S/R＜1)，其中S是信号电压，且R是参考电压。最小衰减取决于调制器阶数且取决于DAC中的电平数，通常在较大调制器阶数和较低DAC电平数的情况下衰减较大。为实现最终增益1，信号衰减可在数字区段中予以补偿。图1B展示3阶1位∑-Δ调制器的取决于标准化差动输入值的量化噪声分布的一实例。在此，输入信号必须衰减为标称值的2/3以确保低噪声。超出此范围，调制器将变得不稳定。

输入电压和DAC电压在Δ-∑调制器的环路滤波器内的电容器(或用于差动电压的电容器对)上取样。然而，如果这些电压是在不同的电容器上取样，则所述电容器的失配误差将在∑-ΔADC的输出结果上产生增益误差。为防止此失配，解决方案之一是在相同的电容器上取样信号和DAC电压，以此方式，不存在失配误差且可消除增益误差。然而，由于需要以S/R＜1的比率缩放输入，所以用于信号和DAC电压的电容器必须在尺寸上是不同的。此技术的另一缺点是无法在一个电容器上取样两个电压，所以输入信号和DAC电压的取样必须逐个进行，此导致4阶段系统：2个阶段用于取样并转移来自输入信号的电荷，且接着2个阶段用于取样并转移来自DAC电压的电荷。因为取样是连续进行的且比DAC电压和输入电压取样是并行地执行时消耗更多的时间，所以此4阶段系统效率较差。

现今在∑-Δ调制器中用于实现低百万分比(ppm)水平的增益误差且减小用于取样DAC电压和输入信号电压的电容器的失配影响的最先进技术将取样电容器划分为R群组的相同尺寸的电容器。在每一取样时，在前两个阶段期间使用S个电容器群组(其中S≤R)来取样且转移输入信号电压。同时，R-S个群组的电容器正取样共模电压信号(或对于单端电路为接地)，此对总转移电荷的贡献为零。在最后两个阶段期间使用所有R个群组的电容器以取样且转移DAC电压。通过使用此技术可在此很好地实现S/R比率。为最小化失配效应，以某一序列在每一取样中不同地选择R个群组中的S个群组的电容器，使得在某一时间周期之后所有R个群组的电容器已取样输入信号达相同次数。此序列轮换输入电容器(取样输入电压的电容器)以便平均化失配误差，且如果对某一数量的样本实现所述平均化，则此技术可将增益误差明显减少为小到低ppm水平。

然而，每一取样需要四个步骤(阶段)限制了∑-Δ调制器的取样速率，且/或需要所述∑-Δ调制器有快得多的操作速度(更快计时和更高频率的操作组件，结果增加电力使用)以在所要时间帧内完成信号转换。因此，所需要的是一种可仅使用两个阶段而非四个阶段的具有较快取样速率且具有较小电力消耗同时维持极低增益误差的∑-Δ调制器(因为需要取样和转移输入处的电荷，所以2阶段是可实现的最小数目)。

发明内容