[发明专利]具有可调谐带宽的跟踪与保持架构

权利要求书

1.一种设备，其包括：

时钟除法器，其接收时钟信号；

多个模/数转换器ADC分支，其各自接收模拟输入信号；其中每一ADC分支包含：

延迟电路，其耦合到所述时钟除法器；

ADC，其具有：

自举电路，其耦合到所述延迟电路；

取样开关，其耦合到所述自举电路；及

控制器，其耦合到所述自举电路以将控制电压提供到所述自举电路以便控制所述取样开关的栅极电压以在所述取样开关被致动时调整所述取样开关的阻抗；及

取样电容器，其耦合到所述取样开关；及

校正电路，其耦合到所述ADC；及

失配估计电路，其耦合到每一延迟电路、每一校正电路及每一控制器；其中所述失配估计电路将控制信号提供到每一控制器以调整所述ADC分支之间的相对带宽失配。

2.根据权利要求1所述的设备，其中所述设备进一步包括耦合到每一ADC分支的多路复用器。

3.根据权利要求2所述的设备，其中所述校正电路调整其ADC的输出以校正DC偏移及增益失配。

4.根据权利要求2所述的设备，其中所述自举电路进一步包括：

升压电容器，其在所述ADC的保持阶段期间被充电；

晶体管，其具有第一无源电极、第二无源电极及控制电极；其中所述第一无源电极耦合到所述升压电容器，且所述第二无源电极耦合到所述取样开关；

通过门电路，其耦合到所述延迟电路、耦合到所述晶体管的所述控制电极且接收所述控制电压；及

偏斜电路，其耦合到所述取样开关且由所述控制电压控制。

5.根据权利要求4所述的设备，其中所述晶体管进一步包括第一晶体管，且其中所述通过门电路进一步包括：

第二晶体管，其具有第一无源电极、第二无源电极及控制电极；其中所述第二晶体管的所述第一无源电极耦合到所述控制器以便接收所述控制电压，所述第二晶体管的所述控制电极耦合到所述延迟电路，且所述第二晶体管的所述第二无源电极耦合到所述第一晶体管的所述控制电极；

第三晶体管，其具有第一无源电极、第二无源电极及控制电极；其中所述第三晶体管的所述第一无源电极耦合到第二晶体管的所述第二无源电极，且所述第三晶体管的所述控制电极耦合到所述延迟电路；及

第四晶体管，其具有第一无源电极、第二无源电极及控制电极；其中所述第四晶体管的所述第一无源电极耦合到所述第一晶体管的所述控制电极，所述第四晶体管的所述控制电极耦合到所述取样开关，且所述第四晶体管的所述第二无源电极耦合到所述第三晶体管的所述第二无源电极。

6.根据权利要求5所述的设备，其中所述偏斜电路进一步包括具有第一无源电极、第二无源电极及控制电极的第五晶体管；其中所述第五晶体管的所述第一无源电极耦合到所述取样开关，且所述第五晶体管的所述控制电极耦合到所述控制器以便接收所述控制电压。

7.根据权利要求6所述的设备，其中所述控制器为数/模转换器DAC。

8.根据权利要求6所述的设备，其中所述控制器为电荷泵。

9.根据权利要求1所述的设备，其中所述设备进一步包含耦合到每一ADC分支的多路复用器；且每一ADC进一步包含耦合到输出电路的子ADC。

10.根据权利要求1所述的设备，其进一步包括耦合到每一ADC分支的多路复用器；且其中所述取样开关包含耦合到所述自举电路的PMOS晶体管，所述取样电容器耦合到所述PMOS晶体管的漏极，所述ADC包含耦合到所述取样电容器的输出电路且包含耦合到所述输出电路的子ADC；且所述校正电路调整其ADC的所述输出以校正DC偏移及增益失配。