[发明专利]具有灵活信道绑定的可缩放互连模块

说明书

技术领域

本发明主要地涉及系统互连技术领域。

背景技术

越来越关注于将高速串行数据通信用于在组成各种类型的系统的设备之间交换数据。有用于这样的高速串行接口(HSSI)的许多可能协议。这些协议中的一些协议可以是工业标准协议。其它协议可以针对特定系统定制设计的其它协议。

特定协议通常涉及到这样的事项：如何格式化数据；多少信道一起用来提供总通信链路；以什么速度(串行数据速率或者位速率)操作信道；如果运用多个信道以提供链路，则可以在信道之间有多少偏移(差分延迟)；等等。

工业标准协议的例子包括PCI (外围部件互连快速)、XAUI(X附件单元接口)、sRIO(串行迅速IP)和许多其它例子。PCI 是加利福尼亚Santa Clara的英特尔公司引入的点到点串行接口并且可以例如用作为用于计算机系统的扩展卡接口。XAUI是例如可以用作芯片到芯片接口的每秒10吉比特串行接口。sRIO是也可以用作芯片到芯片接口的高性能分组交换接口技术。

发明内容

本申请公开用于增加集成电路(IC)的高速串行接口的信道利用而又维持低偏移性能的装置和方法。公开一种新电路架构，该电路架构提供可以被灵活地编程为支持多个不同信道绑定(bonding)方案的电路。根据本发明的一个方面，新架构将控制平面信道绑定的粒度(granularity)与使数据聚合信道绑定的粒度去耦合。这有利地允许优化用于两个类型的信道绑定的配置。在本发明的另一方面中，绑定的用户信道的逻辑边界与物理编码子层(PCS)模块的物理边界去耦合。这一去耦合有利地消除先前架构的硬性约束。

附图说明

图1是根据本发明一个实施例的布置成提供多个高速串行数据信道的电路块的高级图。

图2示出了根据本发明一个实施例的包括用于数据聚合的电路块的PCS模块。

图3示出了根据本发明一个实施例的数据聚合电路块的选择部件。

图4示出了根据本发明一个实施例的阵列中的若干PCS模块。

图5A和图5B示出了根据本发明一个实施例的用于两信道(x2)数据聚合绑定的示例复用器配置模式。

图6A、图6B、图6C和图6D示出了根据本发明一个实施例的用于四信道(x4)数据聚合绑定的示例复用器配置模式。

图7A和图7B示出了根据本发明一个实施例的十二个串行信道的示例阵列。在图7A中，x2数据聚合绑定四对信道，而在图7B中x4数据聚合绑定三个信道四元组。

图8A和图8B示出了根据本发明一个实施例的十五个串行信道的示例阵列。在图8A中，x2数据聚合绑定五对信道，而在图8B中x4数据聚合绑定三个信道四元组。

图9示出了根据本发明一个实施例的十五个串行信道的例子阵列，其中x2数据聚合绑定两对信道并且x4数据聚合绑定两个信道四元组。

图10A和图10B示出了根据本发明一个实施例的用于捆绑数据信道的例子时钟和控制信号分布电路。

图11描绘了耦合到串行信道阵列的用于数据聚合的电路模块的一个替代实施例。

图12A描绘了根据替代实施例的用于x2数据聚合绑定的复用器配置模式。

图12B描绘了根据替代实施例的用于x4数据聚合绑定的复用器配置模式。

图13是可以包括本发明的一些方面的现场可编程门阵列(FPGA)的简化部分框图。

图14示出了可以实现本发明的技术的示例数字系统的框图。

图15是图示了根据本发明一个实施例的去偏移状态机可以执行的例子去偏移操作的图。

图16是图示了根据本发明一个实施例的数据聚合器的接收状态机可以执行的例子变换的图。

具体实施方式

在两个设备之间的多个串行信道可以绑定(或者聚合或者捆绑)在一起以增加带宽并且减少延时。这些绑定的串行信道作为单个更高带宽的链路协同工作。根据本发明的一个实施例，公开如下可缩放电路模块，这些可缩放电路模块在形成多个信道捆绑使得可实现高信道利用时在其灵活性上有利。此外，模块的架构可重用并且产生高效资源使用、功率节省和低面积开销。

图1是根据本发明一个实施例的布置成提供多个高速串行数据信道的电路块的高级图。示出了用于十五个数据信道的物理介质附件(PMA)电路块和用于十五个数据信道的对应物理编码子层(PCS)电路块，每个数据信道对应于向集成电路接收或者从集成电路发送的数据流。数据信道数目可以在本发明的其它实施例中不同于十五。