[发明专利]三维存储器及形成所述三维存储器的方法

说明书

优先权申请

本专利申请案主张2010年6月28日提出申请的第12/825,211号美国申请案的优先权权益，所述美国申请案以引用的方式并入本文中。

技术领域

背景技术

例如快闪存储器装置的非易失性存储器装置在许多计算机及电子装置中用于存储信息。快闪存储器装置通常具有用以存储信息(例如，数据及指令代码)的写入操作、用以检索所存储信息的读取操作及用以从存储器清除信息的擦除操作。随着对更高密度存储器装置的需求的增加，已提出三维(3D)存储器装置。常规3D存储器装置的实例由金志映(Jiyoung Kim)等人描述于在2008年VLSI科技论文技术文摘座谈会(2008Symposium on VLSI Technology Digest of Technical Papers)中公开的标题为“用于具有垂直阵列晶体管(VRAT)及相同平面上的平面化集成(PIPE)的超高密度快闪存储器的新颖3-D结构(Novel3-D Structure for Ultra High Density Flash Memory with Vertical-Array-Transistor(VRAT)and Planarized Integration on the same Plane(PIPE))”的文章(第22到23页)中。由于3D存储器装置为相对新的，因此制造这些装置可引起制作工艺挑战。

发明内容

附图说明

图1展示根据本发明的实施例的具有带有存储器单元的存储器阵列的存储器装置的框图。

图2展示根据本发明的实施例的具有位于存储器单元下面的数据线的存储器装置的一部分的示意图。

图3展示根据本发明的实施例的图2的存储器装置的一部分的三维视图。

图4展示根据本发明的实施例的图3的存储器装置的控制栅极及存储器单元的一部分。

图5到图29展示根据本发明的实施例的形成具有位于存储器单元下面的数据线的存储器装置的各种工艺。

图30展示根据本发明的实施例的具有位于存储器单元上面的数据线的存储器装置的一部分的示意图。

图31展示根据本发明的实施例的图30的存储器装置的一部分的三维视图。

图32到图38展示根据本发明的实施例的形成具有位于存储器单元上面的数据线的存储器装置的各种工艺。

具体实施方式

图1展示根据本发明的实施例具有带有存储器单元110的存储器阵列102的存储器装置100的框图。存储器单元110可与存取线123(例如，具有信号WL0到WLM的字线)及线124(例如，具有信号BL0到BLN的位线)一起布置成若干行及若干列。存储器装置100使用线124及128在存储器单元110内传送信息。存储器单元110可在物理上位于多个装置层级中使得存储器单元110的一个群组可堆叠于其它存储器单元110的一个或一个以上群组上。行解码器132及列解码器134解码线125(例如，地址线)上的地址信号A0到AX以确定将存取哪些存储器单元110。行解码器132及列解码器134的行层级解码器136及列层级解码器138分别确定待存取的存储器单元110位于存储器装置100的多个装置层级中的哪一者上。

感测放大器电路140操作以确定从存储器单元110读取的信息的值且将所述信息以信号形式提供到线124及128。感测放大器电路140还可使用线124及128上的信号来确定待写入到存储器单元110的信息的值。存储器装置100包含用以在存储器阵列102与线(例如，数据线)126之间传送信息的电路150。线126上的信号DQ0到DQN可表示从存储器单元110读取或写入到存储器单元110中的信息。线126可包含存储器装置100内的节点或存储器装置100驻存于其中的封装上的节点(例如，引脚或焊料球)。存储器装置100外部的其它装置(例如，存储器控制器或处理器)可通过线125、126及127与存储器装置100通信。