[发明专利]用于利用现场可编程门阵列进行数据压缩的系统和方法

说明书

技术领域

本发明总体上涉及用于在现场可编程门阵列（FPGA）的硬件中进行数据压缩和解压缩的方法和系统。

背景技术

在计算环境中，FPGA典型地用作用于计算或用于快速数据存储装置的加速器。具体来说，它们通常并入利用诸如PCI高速板卡架构的设计通过接口连接的卡中。这种卡例如可以包括，执行或辅助处理视频或音频处理，以缩减CPU上的处理负荷的图形卡和/或声卡。在许多情况下，包含FPGA的卡还包括存储器模块，该存储器模块可以比母板外围的其它存储装置（如磁盘或光盘）更快地被存取。

并入油气勘探工序中的工作流程通常需要大量临时数据，以使得可用于CPU的处理。典型地讲，这种数据存储在磁盘上，从而慢化了对数据的存取。针对该目的，例如，在实时可视化应用中，盘存取可以构成处理瓶颈，防止用户得到期望的对模型参数变化的实时响应。

发明内容

在此描述了用于在供一应用存取的外围装置中提供数据压缩和存储的各种方法的实现。

根据本发明的一个实现，一种用于利用现场可编程门阵列（FPGA）装置进行数据压缩的计算机实现方法，该方法包括：在FPGA装置处接收数据，利用FPGA装置的第一逻辑结构按第一维度对所接收的数据滤波，将第一滤波数据存储在FPGA装置的存储器中，利用FPGA装置的第二逻辑结构按第二维度对所接收的数据滤波，将第二滤波数据存储在存储器中，利用FPGA装置的第三逻辑结构量化滤波数据，利用FPGA装置的第四逻辑结构编码所量化数据以压缩该数据，以及将所编码压缩数据存储在FPGA装置的存储器中。

在一实施例中，该方法还包括解压缩该数据，包括：利用FPGA的第五逻辑结构解码所存储编码数据，利用FPGA的第六逻辑结构反量化所解码数据，利用FPGA的第七逻辑结构按第二维度对所反量化的数据反滤波，利用FPGA的第八逻辑结构按第一维度对所反量化的数据进行反滤波，以及输出所解压缩数据。

在一实施例中，第七逻辑结构和第二逻辑结构相同，而第八逻辑结构和第一逻辑结构相同，并且通过使该数据相反地经过第二逻辑结构并接着使该数据相反地经过第一逻辑结构来执行反滤波。

在一实施例中，提供了一种用于压缩数据的装置，该用于压缩数据的装置包括：与主机系统的处理器通信的外围装置，该外围装置包括FPGA和存储器,该FPGA包括：第一逻辑结构，该第一逻辑结构被设置并布置成，沿第一维度对经过其的数据的比特流滤波，以生成第一滤波数据；第二逻辑结构，该第二逻辑结构被配置并布置成，沿第二维度对经过其的第一滤波数据的比特流滤波，以生成第二滤波数据；第三逻辑结构，该第三逻辑结构被配置并布置成量化第二滤波数据的比特流，以生成量化数据；第四逻辑结构，该第四逻辑结构被配置并布置成利用FPGA装置的第四逻辑结构编码所量化数据，以压缩该数据并将所压缩数据发送至存储器。

在一实施例中，该装置还包括：第五逻辑结构，该第五逻辑结构被配置并布置成解码所压缩数据；第六逻辑结构，该第六逻辑结构被配置并布置成反量化所解码数据；第七逻辑结构，该第七逻辑结构被配置并布置成，按第二维度对所反量化数据反滤波；以及第八逻辑结构，该第八逻辑结构被配置并布置成按第一维度对所反量化数据反滤波。

在一实施例中，一种利用现场可编程门阵列（FPGA）解压缩数据的方法，该方法包括：利用FPGA的第一逻辑结构解码所存储编码数据，利用FPGA的第二逻辑结构反量化所解码数据，利用FPGA的第三逻辑结构按第二维度对所反量化数据反滤波，利用FPGA的第四逻辑结构按第一维度反滤波所反量化数据，以及输出所解压缩数据。

在一实施例中，一种用于解压缩数据的装置，该用于解压缩数据的装置包括：与主机系统的处理器通信的外围装置，该外围装置包括FPGA和存储器，该FPGA包括：第一逻辑结构，该第一逻辑结构被配置并布置成解码所压缩数据；第二逻辑结构，该第二逻辑结构被配置并布置成反量化所解码数据；第三逻辑结构，该第三逻辑结构被配置并布置成按第二维度反滤波所反量化数据；以及第四逻辑结构，该第四逻辑结构被配置并布置成，按第一维度反滤波所反量化数据。

在一实施例中，将数据量按压缩形式存储在FPGA装置的存储器上，并且使得可用于主机系统的存取。

提供上述摘要部分，以按简化形式引入概念的选择，其在下面详细描述部分中进一步描述。摘要不旨在标识所要求保护的主题的关键特征或基本特征，也不是旨在被用于限制所要求保护的主题的范围。而且，要求保护的主题不限于解决在本公开的任何部分中提到的任何或所有缺点的实现。

附图说明