[发明专利]时间检测电路、AD转换器以及固体摄像装置

权利要求书

1.一种时间检测电路，该时间检测电路具有：

延迟部，其具有使输入信号延迟后输出的多个延迟单元，并在与第一脉冲的输入相关的第一定时开始动作；

锁存部，其对所述多个延迟单元的逻辑状态进行锁存；

计数部，其根据从所述多个延迟单元中的任意一个输出的时钟进行计数；

计数锁存部，其对所述计数部的状态进行锁存；以及

锁存控制部，其在与第二脉冲的输入相关的第二定时使所述锁存部有效，在从所述第二定时起经过了规定的时间的第三定时，使所述锁存部以及所述计数锁存部执行锁存。

2.根据权利要求1所述的时间检测电路，其中，

所述延迟部是圆环状地连接所述多个延迟单元而成的圆环延迟电路。

3.根据权利要求1所述的时间检测电路，其中，

该时间检测电路还具有比较部，该比较部输入规定的模拟信号和随着时间的经过而增加或减少的参照信号，并在所述参照信号相对于所述模拟信号满足规定的条件时输出比较信号，

所述比较信号输入到所述锁存控制部，

所述第一定时与所述参照信号输入到所述比较部的定时相关，

所述第二定时与所述比较信号输入到所述锁存控制部的定时相关。

4.根据权利要求3所述的时间检测电路，其中，

所述延迟部是圆环状地连接所述多个延迟单元而成的圆环延迟电路。

5.一种AD转换器，该AD转换器具有：

时间检测电路；

参照信号生成部，其生成参照信号；

运算部，其根据锁存部中锁存的逻辑状态和计数锁存部锁存的状态，生成数字信号，

所述时间检测电路具有：

延迟部，其具有使输入信号延迟后输出的多个延迟单元，并在与第一脉冲的输入相关的第一定时开始动作；

锁存部，其对所述多个延迟单元的逻辑状态进行锁存；

计数部，其根据从所述多个延迟单元中的任意一个输出的时钟进行计数；

计数锁存部，其对所述计数部的状态进行锁存；

锁存控制部，其在与第二脉冲的输入相关的第二定时使所述锁存部有效，在从所述第二定时起经过了规定时间的第三定时，使所述锁存部以及所述计数锁存部执行锁存；以及

比较部，其输入规定的模拟信号和随着时间的经过而增加或减少的参照信号，并在所述参照信号相对于所述模拟信号满足规定的条件时输出比较信号，

所述比较信号输入到所述锁存控制部，

所述第一定时与所述参照信号输入到所述比较部的定时相关，

所述第二定时与所述比较信号输入到所述锁存控制部的定时相关。

6.根据权利要求5所述的AD转换器，其中，

所述延迟部是圆环状地连接所述多个延迟单元而成的圆环延迟电路。

7.一种固体摄像装置，该固体摄像装置具有：

矩阵状地配置了根据入射的电磁波的大小而输出像素信号的多个像素的摄像部；以及

输入与所述像素信号对应的所述模拟信号的AD转换器，

所述AD转换器具有：

时间检测电路；

参照信号生成部，其生成所述参照信号；

运算部，其根据所述锁存部中锁存的所述逻辑状态和由所述计数锁存部锁存的所述状态，生成数字信号，

所述时间检测电路具有：

延迟部，其具有使输入信号延迟后输出的多个延迟单元，并在与第一脉冲的输入相关的第一定时开始动作；

锁存部，其对所述多个延迟单元的逻辑状态进行锁存；

计数部，其根据从所述多个延迟单元中的任意一个输出的时钟进行计数；

计数锁存部，其对所述计数部的状态进行锁存；

锁存控制部，其在与第二脉冲的输入相关的第二定时使所述锁存部有效，在从所述第二定时起经过了规定时间的第三定时，使所述锁存部以及所述计数锁存部执行锁存；以及

比较部，其输入规定的模拟信号和随着时间的经过而增加或减少的参照信号，并在所述参照信号相对于所述模拟信号满足规定的条件时输出比较信号，

所述比较信号输入到所述锁存控制部，

所述第一定时与所述参照信号输入到所述比较部的定时相关，

所述第二定时与所述比较信号输入到所述锁存控制部的定时相关，

针对构成所述摄像部的所述像素的每一列或每多个列设置所述比较部、所述锁存部、所述计数部、所述计数锁存部以及所述锁存控制部。

8.根据权利要求7所述的固体摄像装置，其中，

所述延迟部是圆环状地连接所述多个延迟单元而成的圆环延迟电路。