[发明专利]包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管

说明书

技术领域

本公开实施例涉及包括具有SiON栅电介质的MOS晶体管的集成电路（IC）。

背景技术

已知对于MOS晶体管，以氮氧化硅（SiON）层取代传统的氧化硅（例如SiO₂）栅电介质减少了栅电介质的漏电以及从栅电极（用于PMOS的P⁺多晶硅栅极）到下面的半导体表面上的硼（B）渗透（其会引起阈值电压（Vt）漂移）。形成SiON栅电介质层的传统方法包括：对含硅的表面进行热氧化，从而形成氧化硅“基底”电介质；接着通过等离子体氮化在整个氧化硅电介质中加入氮（N）；然后在1100℃左右的温度下，在O₂/N₂中进行热氮化后退火。

SiON电介质中的氮浓度越高，其电介质常数越高，对于给定的等效氧化物厚度（EOT），这允许使用较厚的电介质膜。SiON层的厚度可以表示为EOT，其是用来将具有高k电介质层的MOS晶体管性能与具有二氧化硅栅电介质层的MOS晶体管的性能进行比较的参数。EOT被定义为，获得与用相比于二氧化硅（SiO₂的k约为3.9）具有较高电介质常数k的栅电介质所获得的栅电容相同的二氧化硅栅电介质的厚度。例如，1nm的EOT将产生于使用k值为39的10nm厚的高k电介质。

随着栅电介质中氮浓度不断增加，工艺变得易受栅氧化物完整性（GOI）降低和/或早期失效率（EFR）增加的影响，沿着栅电介质的边缘最明显。在晶圆制造工程界，与具有每总单位面积上多晶硅边缘面积比率较高的结构的多晶硅指状物相比，当类似尺寸（面积）的多晶硅块结构以减小的速率失效时，这被称为提高的多晶硅指状物失效。解决该问题的大多数工作已经指向改善氧化硅基底电介质质量，或减小栅刻蚀耗尽效应（例如，通过改变刻蚀条件）。

发明内容

公开的实施例是基于发明人认识到，一旦执行了栅（例如多晶硅）刻蚀，常规的栅优先工艺（gate-first process）流程固有地暴露了SiON栅电介质的侧壁，并且该暴露导致了在侧壁处与暴露时间有关的显著的氮损失。进一步地，发明人认识到，用覆盖层及时覆盖暴露的SiON侧壁是不现实的，因为直到栅刻蚀后清洗了晶圆表面之后，才能实施这类覆盖层，这样已经太迟而不能避免沿着SiON侧壁的显著的氮损失。

公开的实施例不要求最小化在栅刻蚀后沿着暴露的SiON侧壁的氮损失。相反，公开的实施例包括如下处理，通过补充氧化和氮化添加氮，从而偿还（在一些实施例中，提供超过偿还的足够的氮）在栅刻蚀后暴露的SiON侧壁处的氮损失。在典型的实施例中，在暴露的SiON侧壁上形成补充的氧化硅层，并且借着氮化补充的氧化硅层。

可以通过基于溶液的化学氧化形成补充的氧化硅层，例如通过栅刻蚀后清洗来提供，或通过栅刻蚀后清洗之后的淀积或热生长来提供。补充的氧化硅层的氮化可以包括等离子体氮化工艺，例如解耦等离子体氮化（DPN）。氮化后退火（PNA）跟在氮化之后，从而形成包括N增强型SiON侧壁的退火的N增强型SiON栅电介质层。PNA可以包括氧气并且包括形成高达的额外SiON的条件。PNA可以稳定添加的氮并修复SiON栅层中引起的沿着SiON侧壁的缺陷，其可以由等离子体氮化引起。

附图说明

图1是根据本发明实施例的流程图，其示出用于形成包括MOS晶体管的IC的示例方法中的步骤，所述MOS晶体管包括具有N增强型SiON侧壁的N增强型SiON栅电介质层。

图2是以栅电极下沿着恒定厚度的线从一个侧壁到另一个侧壁的横向位置为函数的氮浓度分布的曲线图，其针对具有N增强型SiON侧壁的示例N增强型SiON栅电介质层和具有N耗尽型SiON侧壁的常规“现有技术”SiON栅电介质层进行比较。

图3是根据公开的实施例的IC的一部分的简化剖面图，所述IC包括衬底，所述衬底具有含硅的顶表面，所述IC被示为包括至少一个MOS器件，MOS器件包括具有N增强型SiON侧壁的N增强型SiON栅电介质层。

图4是根据公开的实施例的示例SiON栅电介质层的体区（远离SiON侧壁）的氮浓度在厚度方向上的分布曲线图。

具体实施方式