[发明专利]具有可动态调整的移除度量的组合写入缓冲器

说明书

技术领域

本发明公开涉及处理器领域，更具体地，涉及高速缓存中的组合写入缓冲器。

背景技术

处理器常常实现组合写入缓冲器，以捕获已经被写入到较高级写通(write-through)高速缓存（例如，L1高速缓存）的写入操作，并在更新较低级高速缓存（例如，L2高速缓存）之前缓冲这些写入。组合写入缓冲器组合目标为同一高速缓存块内的数据的两个或更多个写入操作，并由此向L2高速缓存提供较少的写入。

组合写入缓冲器可在一段时间内累积写入操作。确定何时移除(flush)来自一个或多个组合写入缓冲器条目的写入操作是带宽与性能之间的权衡。组合写入缓冲器中的缓冲写入操作可导致更高的带宽效率。另一方面，如果数据被缓冲得太长，那么，由于需要被推向较低级高速缓存或存储器的数据保留在组合写入缓冲器中，所以性能会受损。

发明内容

在实施例中，组合写入缓冲器被配置为保持一个或多个移除度量(flush metric)，以确定何时从缓冲器条目传送写入操作。组合写入缓冲器可被配置为响应于写入缓冲器中的活动，动态修改移除度量，修改使得从写入缓冲器向低一级存储器传送写入操作的条件。因此，可基于检测到的活动而动态调整性能/带宽权衡。

在一个实现中，移除度量可包含将写入缓冲器条目归为“已折叠(collapsed)”。已折叠写入缓冲器条目和其中的已折叠写入操作可包含已重写由缓冲器条目中的先前写入操作写入的数据的至少一个写入操作。这种条目可继续累积重写先前数据的写入操作，因此数据中的至少一些可以是不会很快再一次被访问的临时数据。例如，写入缓冲器条目中的写入操作可以是存储器中的寄存器溢出区域的一部分，其中写入来自处理器的寄存器值，以使得寄存器可用于存储其它数据。当确定写入缓冲器充满度(fullness)是否达到向下一级存储器传送一个或多个写入缓冲器条目中的组合写入操作的规定阈值时，可以不考虑已折叠写入缓冲器条目。缓冲器中的已折叠条目可在阈值计算中被暂时忽略。

在另一实现中，组合写入缓冲器可保持缓冲器充满度的阈值作为移除度量。缓冲器可监视缓冲器充满事件。如果缓冲器充满事件被检测到，那么阈值可能对于当前的活动水平可能太高并且可被减小。另一方面，如果连续写入操作的数量在没有检测到缓冲器充满事件的情况下被接收到缓冲器中，那么阈值可能太低并且阈值可被提高。因此，基于随着时间而检测到的实际缓冲器充满度，可以调整该阈值。

附图说明

以下的详细描述参照附图，现在简要描述这些附图。

图1是处理器内核、高速缓存和写入组合缓冲器的一个实施例的框图。

图2是示出在高级上的组合写入缓冲器的一个实施例的操作的流程图。

图3是组合写入缓冲器的一个实施例的框图。

图4是示出响应于接收到写入操作而进行的图3所示的组合写入缓冲器的一个实施例的操作的流程图。

图5是示出用于评价移除度量的图3所示的组合写入缓冲器的一个实施例的操作的流程图。

图6是组合写入缓冲器的另一实施例的框图。

图7是示出响应于接收到写入操作而进行的图6所示的组合写入缓冲器的一个实施例的操作的流程图。

图8是系统的一个实施例的框图。

虽然可对于本发明提出各种修改和替代形式，但是，其特定实施例在附图中作为例子被示出，并且将在这里被详细描述。但应理解，附图及其详细描述不是要将本发明限于所公开的特定形式，相反，其意图在于覆盖落入由所附权利要求限定的本发明的精神和范围内的所有的修改、等同和替代方案。这里使用的小标题仅是出于组织的目的，并且不意味着被用于限制说明的范围。如在整个本申请中使用的那样，在允许的意义（即，意味着具有可能）而不是强制的意义（即，意味着必须）上使用措词“可以”。类似地，措词“包括”、“包含”和“含有”意味着包括但不限于。

各种单元、电路或其它部件可被描述为“被配置为”执行一个或多个任务。在这些语境中，“被配置为”是结构的广义叙述，一般意味着“具有”在操作中执行一个或多个任务的“电路”。因而，单元/电路/部件可被配置为即使在单元/电路/部件当前不为开时也执行任务。一般地，形成与“被配置为”对应的结构的电路可包含硬件电路。类似地，为了便于描述，各种单元/电路/部件可被描述为执行一个或多个任务。这些描述应被解释为包括短语“被配置为”。很清楚，叙述被配置为执行一个或多个任务的单元/电路/部件不是要对于该单元/电路/部件援引35 U.S.C.§112第6段的解释。