[发明专利]晶体管电路、触发器、信号处理电路、驱动电路以及显示装置

说明书

技术领域

本发明涉及一种例如设置在显示装置的驱动电路中的半导体电路。

背景技术

以往，在利用如图15所示的导电类型相同的晶体管Tr101、102来构成栅极驱动器等驱动电路时，晶体管Tr101与晶体管Tr102之间利用源极金属（SE）来进行布线（参照图16（b）），或者在其间距超过了由SE配置而成的电源等的情况下，通过SE及栅极金属（GE）来进行布线（参照图16（a））。此外，在图16（a）及图16（b）中，由虚线包围的区域表示晶体管的硅层，由实线包围的区域表示硅层的上层的栅极层，由灰色填充的区域表示栅极层的上层的金属层。

发明内容

发明所要解决的技术问题

然而，在上述现有的结构中存在如下问题：由于布线使得接触点数量及布局面积增加，因此，整体上增大了电路面积。由于这一点，使得近些年来所需求的窄边框化变得较为困难。

本发明的目的在于，减小晶体管电路的电路面积。

解决技术问题所采用的手段

本晶体管电路是至少包括一个晶体管的晶体管电路，该晶体管电路的特征在于，上述晶体管与信号线的连接部中的至少一部分由构成该晶体管的沟道的材料来形成。

根据本晶体管电路，能够减小晶体管电路的电路面积。

本晶体管电路由多个晶体管构成，且包括晶体管彼此的连接部、以及晶体管与信号线的连接部中至少一个连接部在内，该晶体管电路的特征在于，所包括的多个晶体管的导电类型全部相同，并且上述连接部由构成各晶体管的沟道的材料来形成。

根据本晶体管电路，能够减小晶体管电路的电路面积。

本触发器包括：输入端子；输出端子；第1及第2时钟信号端子；第1输出部，该第1输出部包括自举电容，并与第1时钟信号端子及输出端子相连接；第2输出部，该第2输出部与第1电源及输出端子相连接；第1输入部，该第1输入部与上述输入端子及第2电源相连接，并对自举电容进行充电；放电部，该放电部使上述自举电容放电；第2输入部，该第2输入部与上述输入端子及第1电源相连接，并与第2输出部相连接；以及复位部，该复位部与上述第2时钟信号端子相连接，并对上述放电部及第2输出部进行控制，本触发器中所包括的晶体管的导电类型全部相同，本触发器的特征在于，具有如下连接部中的至少一个：即，上述复位部中所包括的晶体管与第2电源的连接部、以及上述复位部中所包括的晶体管与其它晶体管的连接部，并且上述连接部由构成各晶体管的沟道的材料来形成。

根据本触发器，能够减小电路面积。

本信号处理电路包括：第1及第2输入端子；输出端子；第1输出部，该第1输出部包括自举电容，并与第2输入端子及输出端子相连接；第2输出部，该第2输出部与上述第1输入端子、第1电源及输出端子相连接；充电部，该充电部对上述自举电容进行充电；以及放电部，该放电部与上述第1输入端子相连接，并使上述自举电容放电，本信号处理电路中所包括的晶体管的导电类型全部相同，本信号处理电路的特征在于，具有上述第1输出部中所包括的晶体管与第2电源的连接部，该连接部由构成各晶体管的沟道的材料来形成。

根据本信号处理电路，能够减小电路面积。

本信号处理电路包括：第1～第3输入端子；第1及第2节点；第1信号生成部，该第1信号生成部与第1节点、第3输入端子及输出端子相连接，并包括自举电容；以及第2信号生成部，该第2信号生成部与第2节点、第1电源及输出端子相连接，在本信号处理电路的特征在于，若第1输入端子变为激活状态，则第1节点变为激活状态，若第2输入端子变为激活状态，则第2节点变为激活状态，在该信号处理电路中，具有上述第1信号生成部中所包括的晶体管与第1电源的连接部，并且该连接部由构成各晶体管的沟道的材料来形成。

根据本信号处理电路，能够减小电路面积。

本驱动电路的特征在于，包括上述晶体管电路、上述触发器、或上述信号处理电路。

本显示装置的特征在于，包括上述晶体管电路、上述触发器、或上述信号处理电路。

发明效果

如上所述，根据本发明，能够减小晶体管电路的电路面积。

附图说明

图1是表示图3的触发器中的、电阻Rr的形成区域附近的布局图案的一个示例的俯视图。

图2是表示图3的触发器中的、电阻Ri的形成区域附近的布局图案的一个示例的俯视图。

图3是表示本发明所涉及的触发器的第1实施方式的电路图。

图4是表示包括图3的触发器的液晶显示装置的一个结构示例的框图。