[发明专利]线路终止方法及设备

说明书

技术领域

本发明大体来说涉及电子装置中的信号线路，且特定来说在一个或一个以上实施例中，本发明涉及使用非易失性存储器装置的线路终止。

背景技术

电子装置中的时变信号用以经由通常称作信号线路的一个或一个以上导体传送信息(例如，数据)。举例来说，这些信号线路通常捆扎在一起以形成一通信总线，例如地址或数据总线。在这些总线上通常使用终止来减少由于总线的各种电性质所致的某些传输线路效应。举例来说，耦合在一起的两个信号线路在特性阻抗上的不匹配可能产生反射。电容及电感效应也可能导致关于信号完整性的不合意问题。因此，通常期望减少这些效应以便减少当在总线上传输数据时数据损毁的可能性。

存储器装置是通常利用地址及数据总线的装置的实例。存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器装置已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(有时称作写入)所致的单元的阈值电压改变或其它物理现象(例如，相变或极化)确定每一单元的数据值。快闪存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、蜂窝式电话及可装卸存储器模块。

NAND快闪存储器装置是常见类型的快闪存储器装置，如此称谓是针对布置及存取基本存储器单元配置的逻辑形式。通常，NAND快闪存储器装置的存储器单元阵列经布置以使得一串的存储器单元源极到漏极地串联连接在一起。

为了满足对较高数据读取及写入传送速率的需求，设计者不断努力增加存储器装置及系统的存取速度。举例来说，存储器系统通常由多个存储器装置封装(例如，裸片)构成，所述存储器装置封装在共同电路板上耦合在一起且在共同数据总线上通信。然而，关于增加的数据传送速率的一个问题是在存储器系统的各种总线信号线路上的这些数据突发期间维持信号完整性。随着这些传送速率增加，数据总线的阻抗特性变得更显著。电路板的电容及电感特性可开始使处于这些较高数据速率的数据总线上的信号波形失真。举例来说，在数据总线信号上的不匹配阻抗的位置处，波形可能开始展开及/或可发生反射。

出于上述原因，且出于所属领域的技术人员在阅读及理解本说明书之后将明了的下述其它原因，此项技术中需要各种存储器装置架构中的替代终止方法及设备。

发明内容

附图说明

图1展示典型存储器系统的功能性框图。

图2展示利用裸片上终止(ODT)的典型存储器系统的功能性框图。

图3展示根据本发明的实施例的存储器系统的功能性框图。

图4展示根据本发明的实施例的终止操作的流程图。

图5展示根据本发明的实施例的存储器系统表征方法的流程图。

图6展示根据本发明的实施例的经配置以利用ODT的存储器装置的功能性框图。

图7展示根据本发明的实施例的存储器装置的终止寄存器的框图表示。

图8展示根据本发明的实施例的存储器装置的驱动器电路的示意性表示。

图9展示根据本发明的实施例的存储器装置的驱动器电路的示意性表示。

具体实施方式

在本发明的以下详细描述中，参考形成本发明的一部分且其中以图解说明的方式展示可如何实践本发明的特定实施例的附图。在图式中，贯穿数个视图以相似编号描述大致类似的组件。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明。在不背离本发明的范围的情况下，可利用其它实施例且可做出结构、逻辑及电改变。因此，不应将以下详细描述视为具有限制意义。

一种用以改进高数据速率应用中的信号完整性的方法是使用称作裸片上终止(ODT)的技术。可通过配置耦合到系统数据总线的特定存储器装置(例如，裸片或封装)的数据节点(例如，数据输出)中的每一者以充当(例如，用作)用于所述数据总线的每一线路(例如，信号线路)的终止装置而利用ODT。举例来说，为使特定裸片充当终止装置(例如，终止存储器装置)，可将配置为分压器的上拉电阻器及下拉电阻器耦合到所述终止装置的每一数据节点。因此，所述终止装置的数据节点充当其耦合到的数据总线的总线终止器。