[发明专利]根据算法和规格的自动最佳集成电路生成器

说明书

相关申请的交叉引用

本申请涉及共同拥有且同时提交的标题为“AUTOMATIC OPTIMAL INTEGRATED CIRCUIT GENERATOR FROM ALGORITHMS AND SPECIFICATION”的申请号为12/835,603的申请、标题为“AUTOMATIC OPTIMAL INTEGRATED CIRCUIT GENERATOR FROM ALGORITHMS AND SPECIFICATION”的申请号为12/835,621的申请、标题为“APPLICATION DRIVEN POWER GATING”的申请号为12/835,628的申请、标题为“SYSTEM,ARCHITECTURE AND MICRO-ARCHITECTURE(SAMA)REPRESENTATION OF AN INTEGRATED CIRCUIT”的申请号为12/835,631的申请和标题为“ARCHITECTURAL LEVEL POWER-AWARE OPTIMIZATION AND RISK MITIGATION”的申请号为12/835,640的申请，这些申请的内容通过引用包含于此。

技术领域

本发明涉及一种用于设计定制集成电路或专用集成电路(ASIC)的方法。

背景技术

现代电子设备和工业产品依赖于诸如标准和定制的集成电路(IC)等的电子装置。将针对特定用途所设计和制造的IC称为ASIC。这些IC各自中所包括的转换为晶体管数量的功能模块的数量由于半导体技术的进步而逐年快速增长。响应于这些趋势，设计IC的方法不断改变。过去，IC被设计成仅是多个通用IC的组合。然而，近来，设计者需要创建他或她独创的IC，以使得该IC可以根据需要执行任何功能。通常，在设计功能的不断增加的同时，单位成本和大小不断缩小。

通常，芯片设计过程是以算法设计者指定芯片必须进行的所有功能作为开始的。这通常以如C或Matlab等语言来实现。然后，需要芯片专家、工具工程师、验证工程师和固件工程师的整个团队耗费许多人年(man-year)来将该算法映射到硬件芯片和相关固件。这是非常昂贵的过程并且还伴随着大量风险。

如今的设计日益复杂，并且要求优良的功能与不断缩减的大小、成本和功率相结合。功耗、信号交互作用、不断提高的复杂性和不断恶化的寄生现象，这些全部造成芯片设计方法更加复杂。设计趋势朝向甚至更高的集成水平，其中对于数字设计，晶体管的数量超过数百万个晶体管。利用当前技术，高级仿真工具和重复使用数据的能力逐渐落后于这种复杂设计。

发展尖端定制IC设计已提出了需要解决的若干问题。较高的处理速度已将本来是纯数字的情况引入到模拟域，这些情况诸如多重时钟区域、日益复杂的时钟乘法和同步技术、噪声控制以及高速I/O等。在设计和验证周期方面出现了障碍，这是因为设计复杂度持续增加而设计者将他们的产品推向市场可用的时间缩短，这导致设计成本的摊销降低。设计复杂度增加的另一影响是实现成功设计可能需要的更多数量的生产周转。又一问题是熟练工人的可用性。ASIC电路设计的快速增长与熟练的IC工程师的短缺并存。

发明内容

在一个方面中，公开了一种用于基于算法过程或代码作为输入并且使用几乎不需要人为参与的高度自动化工具来自动设计定制集成电路的方法。

所述方法包括：接收定制集成电路的规格，其中所述规格包括计算机可读代码以及针对所述定制集成电路的一个或多个制约；自动生成针对所述计算机可读代码的最适合所述制约的计算机架构；基于代码评测数据来自动确定指令执行序列，并且重新分配或延迟所述指令序列以使操作分散到一个或多个处理块从而减少热点；连续地评价和优化一个或多个因素，其中所述因素包括物理实现以及寄存器传输级即RTL或门控层级综合以上的架构层级的局部和全局面积、定时或功率；自动生成用以在所述定制集成电路上自动执行所述计算机可读代码的软件开发工具包即SDK和相关联的固件；针对所述定制集成电路上的所述计算机可读代码来自动生成相关联的测试套件和向量；以及自动综合所设计的架构并且生成半导体制造所用的所述定制集成电路的计算机可读描述。

在另一方面中，一种用于利用最少的人为参与来自动设计定制集成电路的方法，包括：接收所述定制集成电路的规格，其中所述规格包括计算机可读代码以及针对所述定制集成电路的一个或多个制约；自动设计处理器架构并且生成针对计算机可读代码独特定制的满足所述制约的处理器芯片规格；以及将所述芯片规格综合为所述定制集成电路的布局。该方面也使用几乎不需要人为参与的高度自动化工具来进行。