[发明专利]半导体器件的制造方法，及半导体器件

权利要求书

1.一种半导体器件的制造方法，其特征在于，具有：

柱状半导体形成步骤，以成为彼此相同高度的方式，同时形成第1柱状半导体与第2柱状半导体于衬底上；

柱状半导体底部连接步骤，将施体或受体杂质掺杂于前述第1柱状半导体的底部区域及在下方与前述底部区域相接的区域中的至少一个区域而形成第1半导体层，并且将前述第1半导体层与前述第2柱状半导体予以彼此连接；

电路组件形成步骤，将施体或受体杂质掺杂在前述第1柱状半导体的上部区域而形成上部半导体区域，且形成具有该上部半导体区域的电路组件；

导体层形成步骤，在前述第2柱状半导体内形成第1导体层；

接触孔形成步骤，形成分别连接于前述第1及第2柱状半导体的第1接触孔、第2接触孔；及

配线金属层形成步骤，形成经由前述第1及第2接触孔而连接于前述上部半导体区域及前述第1导体层的配线金属层。

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，复具有以与前述上部半导体区域连接的方式在与前述上部半导体区域相同的面上形成第2导体层的步骤；

在前述接触孔形成步骤中，在前述第2导体层上、及前述第2柱状半导体上，以与该第2导体层、该第2柱状半导体连接的方式分别形成第1及第2接触孔；

在前述配线金属层形成步骤中，形成经由前述第1及第2接触孔而与前述第2导体层及前述第1导体层连接的配线金属层。

3.根据权利要求1所述的半导体器件的制造方法，其特征在于，前述导体层形成步骤包括：将施体或受体杂质掺杂于前述第2柱状半导体内而形成前述第1半导体层的步骤、或在前述第2柱状半导体内，借由将掺杂有施体或受体的多晶半导体层、硅化物层及金属层中的任一者埋入而形成前述第1半导体层的步骤。

4.根据权利要求1所述的半导体器件的制造方法，其特征在于，复具有以分别包围前述第1及第2柱状半导体的方式形成第1绝缘层、第2绝缘层的步骤；以及以包围前述第1及第2绝缘层的方式且以连接前述第1及第2柱状半导体的方式形成栅极导体层的步骤。

5.根据权利要求1或4所述的半导体器件的制造方法，其特征在于，复具有：在前述导体层的上方，以包围前述第1及第2绝缘层的方式而且以连接前述第1及第2柱状半导体的方式形成导体层的步骤。

6.根据权利要求1所述的半导体器件的制造方法，其特征在于，前述柱状半导体底部连接步骤为将施体或受体杂质掺杂于前述第1柱状半导体的底部区域及在下方与前述底部区域相接的区域中的至少一区域而形成第1半导体层，并且借由在前述衬底上形成第4导体层而将前述第1半导体层与前述第2柱状半导体予以彼此连接的步骤。

7.根据权利要求1所述的半导体器件的制造方法，其特征在于，前述第2绝缘层使用较前述第1绝缘层更低电容的绝缘材料所形成。

8.根据权利要求1所述的半导体器件的制造方法，其特征在于，具备以下步骤：

以成为彼此相同高度的方式，同时形成前述第1及第3柱状半导体的步骤；

将含有施体或受体杂质的杂质扩散层、硅化物层、或金属层形成于前述第3柱状半导体内的步骤；及

在前述第1柱状半导体的外周，经由栅极绝缘层使栅极导体层延伸至前述第3柱状半导体，并且以包围前述第3柱状半导体的方式，而且以与形成于前述第3柱状半导体内且与含有施体或受体杂质的杂质扩散层、硅化物层、或金属层在前述第3柱状半导体的下方区域连接的方式形成的步骤。

9.一种半导体器件，其特征在于，具备：

衬底；及

形成于前述衬底上，且彼此相同高度的第1及第2柱状半导体；

在前述第1柱状半导体的底部区域及在下方与前述底部区域相接的区域中的至少一区域，掺杂有施体或受体杂质而形成有第1半导体层，并且前述第1半导体层与前述第2柱状半导体彼此连接；

在前述第1柱状半导体的上部区域，形成具有掺杂有施体或受体杂质而成的上部半导体区域的电路组件；

在前述第2柱状半导体内形成有第1导体层；

且具有：

分别连接于前述第1及第2柱状半导体的第1接触孔、第2接触孔；及

经由前述第1及第2接触孔而与前述上部半导体区域及前述第1导体层连接的配线金属层。