[发明专利]存储器单元结构和方法

说明书

技术领域

本发明大体上涉及半导体存储器装置、方法和系统，且更特定来说，涉及存储器单元结构和方法。

背景技术

通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器、电阻可变存储器(例如，相变随机存取存储器(PCRAM)和电阻性随机存取存储器(RRAM))，和磁性随机存取存储器(MRAM)(例如，自旋力矩转移随机存取存储器(STT RAM))，以及其它存储器。

一些存储器单元(例如，快闪存储器单元)可为1-晶体管(1T)存储器单元。在图1中展示快闪存储器单元的实例。快闪存储器单元103具有包括电容性耦合到控制栅极120的浮动栅极116的堆叠式栅极结构。浮动栅极116和控制栅极120常由多晶硅材料形成，且由可厚约150埃到300埃的电介质材料118(例如，多晶硅间电介质(interpoly dielectric))分离。

快闪单元103包括在P衬底101的阱区内的N+漏极区112和N+源极区110。单元103还包括上覆于衬底101的沟道区上(例如，在浮动栅极116与衬底101的沟道区之间)的隧道氧化物层114。隧道氧化物层114常为二氧化硅且可厚约70埃到120埃。

在操作中，可通过将源极端子接地、将5伏到10伏的信号施加到漏极112(例如，经由未图示的位线)和将(例如)18伏到20伏的高编程电压施加到控制栅极120来编程单元103。施加到控制栅极120的高电压产生跨越隧道氧化物114的高电场，从而在沟道中产生具有足够能量来横越隧道氧化物114的热电子。接着将这些热电子捕集于浮动栅极116中，从而导致晶体管的较高阈值电压，所述较高阈值电压可对应于单元103正被编程为OFF(例如，非导电)状态中。

可通过将控制栅极120和漏极区112接地以及将高电压(例如，18伏到20伏)施加到源极区110或衬底101的P阱区来擦除单元103。大电压差导致在浮动栅极116上捕集的电子通过被称为福勒-诺丁汉姆(Fowler-Nordheim)隧穿的机制而穿隧通过薄氧化物层114。

例如快闪存储器单元1)3的1-晶体管存储器单元具有在性能方面的数个缺点。举例来说，用以经由隧穿通过氧化物114来编程和/或擦除单元的相对高电压(例如，18V到20V)可减低缩放存储器单元103的能力。而且，相对薄的隧道氧化物114可随时间的流逝(例如，经过多个编程/擦除循环)而降级，其可影响单元103的可靠性。

发明内容

附图说明

图1说明根据现有技术的存储器单元的横截面图。

图2说明根据本发明的一个或一个以上实施例的存储器单元的横截面图。

图3A说明根据本发明的一个或一个以上实施例的处于擦除状态和编程状态中的存储器单元。

图3B为说明对应于图3A中所展示的存储器单元的电流对电压曲线的图。

图4说明具有根据本发明的实施例的一个或一个以上存储器单元的存储器阵列的一部分。

图5A为对应于根据本发明的一个或一个以上实施例的二极管的能带图。

图5B为说明与图5A的二极管相关联的电流密度对电压的图。

具体实施方式

在本文中描述存储器单元结构和方法。一个或一个以上存储器单元包括：晶体管，其具有电荷存储节点；电介质材料，其定位于所述晶体管的所述电荷存储节点与沟道区之间，所述沟道区定位于源极区与漏极区之间；以及二极管的第一电极，其耦合到所述电荷存储节点。

一个或一个以上实施例包括：用第一电压偏置二极管以经由所述二极管将电荷添加到晶体管的电荷存储节点；以及用第二电压偏置所述二极管以经由所述二极管从所述电荷存储节点移除电荷。所述二极管的第一电极耦合到所述电荷存储节点。而且，所述第一电压和所述第二电压不足以提供电荷通过所述晶体管的所述电荷存储节点与沟道区之间的电介质材料的隧穿。

与先前方法相比，本发明的实施例提供各种益处，例如，减小与操作(例如，编程、读取和/或擦除)存储器单元相关联的电压，以及其它益处。操作电压的减小可导致与先前的存储器单元相比具有增加的可缩放性和可靠性的存储器单元，这归因于例如减小的隧道氧化物厚度和/或隧道氧化物材料的减小的降级等因素。