[发明专利]调整半导体器件中的阈值电压的方法

说明书

领域

本发明的实施例通常涉及形成半导体器件的方法。

背景

不同器件类型，如n型金属氧化物半导体(NMOS)器件或p型金属氧化物半导体(PMOS)器件，典型地需要在各自栅极堆叠中的等效层具有实质上不同的成分，以达成操作各器件所必须的期望阈值电压。举例而言，不同器件可能需要在它们各自的栅极堆叠中的高介电常数介电层或金属层的一或多者具有不同的成分，以达成操作各器件所必须的期望阈值电压。对不同层具有不同成分的需求典型地需要多重掩模步骤及沉积步骤，以沉积各层，因而增加了制造的成本及时间。

因此，本案发明人已发展出形成半导体器件的改良方法。

发明概述

本文提供于基板上形成器件的方法。在某些实施例中，于基板上形成器件的方法可包含下列步骤：提供基板，基板具有部分制造的第一器件设置于基板上，第一器件包括第一膜堆叠，第一膜堆叠包含第一介电层及设置于第一介电层顶上的第一高介电常数介电层；于第一膜堆叠顶上沉积第一金属层；以及修饰第一金属层的第一上表面，以调整第一器件的第一阈值电压，其中第一上表面的修饰不延伸穿过至第一金属层的第一下表面。

在某些实施例中，所述方法可进一步包含下列步骤：在沉积第一金属层之前，修饰第一高介电常数介电层的第一上表面，以调整第一栅极堆叠的第一功函数，其中第一高介电常数介电层的第一上表面的修饰不延伸穿过至第一高介电常数介电层的第一下表面。

在某些实施例中，部分制造的第二器件设置于基板上，其中第二器件包括第二膜堆叠，第二膜堆叠包含第二介电层及设置于第二介电层顶上的第二高介电常数介电层，其中第二介电层与第一膜堆叠的第一介电层具有实质上等效的成分，且其中第二高介电常数介电层与第一高介电常数介电层具有实质上等效的成分。

在某些实施例中，所述方法可进一步包含下列步骤：与第一金属层的沉积同步于第二膜堆叠顶上沉积第二金属层，其中第二金属层与第一金属层具有实质上等效的成分。

在某些实施例中，第一器件的第一阈值电压不同于第二器件的第二阈值电压。在某些实施例中，第一器件为NMOS器件，且第二器件为PMOS器件。本发明的其它及进一步的实施例描述于下文。

附图简要说明

通过参照附图中所描绘的本发明的图解实施例可理解上文所简述并详细讨论于下文中的本发明的实施例。然而，应注意的是，附图仅为说明本发明的典型实施例，而非用于限制本发明的范围，本发明可允许其它等效实施例。

图1描绘根据本发明的某些实施例的形成器件的方法的流程图。

图2A至图2F描绘根据本发明的某些实施例的器件的制造阶段。

图3描绘根据本发明的某些实施例的等离子体反应器。

为方便理解，在可能情况下已使用相同元件符号以表示诸图所共有的相同元件。所述图并未依比例绘制，且可能为了清晰而简化。可考虑将一个实施例的元件及特征有利地并入其它实施例中，而无需特别叙述。

具体描述

本文公开了用以于基板上形成半导体器件的方法。本发明方法的至少某些实施例可有利地减少用来在相同基板上制造，例如，包括n型金属氧化物半导体(NMOS)器件及p型金属氧化物半导体(PMOS)器件的互补式金属氧化物半导体(CMOS)器件，或在相同基板上制造任何一或多个NMOS及/或PMOS器件所需的工艺步骤的数目。由于减少工艺步骤的数目，本发明方法的至少某些实施例可有助于增加工艺产量。