[发明专利]能够执行缩放、圆整、取指数、圆整、取尾数、化简、范围和分类指令的乘加函数单元

说明书

技术领域

本发明的领域总地涉及电子计算，更具体地涉及能执行函数的近似的函数单元。

背景

图1示出一般的处理核100，该处理核100被认为描述许多不同类型的处理核架构，例如复杂指令集(CISC)、精简指令集(RISC)和超长指令字(VLIW)。图1的一般处理核100包括：1)(例如从高速缓存和/或存储器)拾取指令的拾取单元103；2)对指令进行解码的解码单元104；3)确定向执行单元106发布指令的时间和/或顺序的调度单元105(注意该调度单元是选用性的)；4)具有执行单元的执行级106，该执行单元执行指令(典型指令执行单元包括分支执行单元单元、整数运算执行单元(例如ALU)、浮点运算执行单元(例如FPU)以及存储器访问执行单元)；以及5)退隐单元107，它表示指令的成功完成。注意，处理核100可以采用或不采用微代码108。在微代码处理器的情形下，微操作码通常被存储在于其上构筑处理器的半导体芯片内的非易失性机器可读介质(例如只读存储器(ROM))中，并使处理器中的执行单元执行由指令调用的所需函数。

附图

在附图各图中通过示例而不是限制说明了本发明，其中相同标记指示相同元件，且其中：

图1示出处理器的实施例；

图2示出乘加函数单元的实施例；

图3示出可在图2的函数单元上运行的GETEXP(取指数)指令的流程图；

图4示出可在图2的函数单元上运行的SCALE(缩放)指令的流程图；

图5示出可在图2的函数单元上运行的ROUND(圆整)指令的流程图；

图6示出可在图2的函数单元上运行的GETMANT(取尾数)指令的流程图；

图7示出可在图2的函数单元上运行的REDUCE(化简)指令的流程图；

图8示出可在图2的函数单元上运行的RANGE(范围)指令的流程图；

图9示出一示例性计算系统。

详细描述

图2示出一执行单元(也称函数单元)，它能执行本文描述的许多不同指令。

MADD指令

图2架构能执行的基本指令是乘加(MADD)指令，该MADD指令将被乘数(A)和乘数(B)相乘并将积(AB)加至加数(C)。也就是说，MADD指令执行指令R＝(AB)+C(在一实施例中，MADD指令可用来执行下列计算中的任何一个：AB+C，AB-C，-AB+C，-AB-C)。如本领域内技术人员已知的，在浮点形式中，一个值可用尾数项和指数项来表达。因此，例如被乘数A被表达为(A.mant，A.exp)；乘数B被表达为(B.mant，B.exp)；而加数C被表达为(C.mant；C.exp)。

对于浮点运算来说，图2的架构包括指数计算逻辑201和尾数计算逻辑202。根据浮点MADD指令的基本运算，指数计算逻辑201确定浮点结果的指数项(R.exp)而尾数计算逻辑202确定浮点结果的尾数项(R.mant)。对于浮点MADD指令，指数计算逻辑201最初将R.exp项确定为以下各项的最大值：i)C.exp；ii)(A.exp+B.exp).

尾数逻辑202包括指数差逻辑203，该指数差逻辑203包括左移位逻辑204和右移位逻辑205。尾数逻辑还包括乘法器206。乘法动作可被视为数个部分乘积之和。图2还示出一特定乘法器设计方法，其中选择器逻辑207产生A.mant项和B.mant项的乘法的部分乘积(注意B.mant项也是布斯(Booth)编码的)。华莱士(Wallace)树逻辑208有效地执行由选择器逻辑207产生的部分积的求和。值得注意地，加数尾数项(Cmant)被注入到华莱士树208以使华莱士树208也执行AB+C加法。