[发明专利]调节原子存储器操作以防止拒绝服务的攻击

权利要求书

1.一种处理器，包括：

第一核，用于执行第一线程和第二线程的指令，所述第一核具有存储器执行单元和调节器逻辑，所述存储器执行单元用于处理由第一和第二线程发起的对存储器操作的请求，所述调节器逻辑用于防止第一线程在完成第一原子存储器操作之后执行第二原子存储器操作，直到在第一原子存储器操作完成之后一时间窗口已经过去。

2.如权利要求1所述的处理器，其特征在于，所述调节器逻辑进一步用于：在所述时间窗口已经过去之后，允许第一线程执行所述第二原子存储器操作。

3.如权利要求1所述的处理器，其特征在于，还包括至少一个锁定打断器，用于在第一核中已检测到锁定情况时执行锁定打断行动。

4.如权利要求3所述的处理器，其特征在于，所述调节器逻辑用于防止所述第二原子存储器操作的执行，以使所述至少一个锁定打断器不响应于由第一线程发出的多个原子存储器操作而发起锁定打断行动。

5.如权利要求1所述的处理器，其特征在于，所述调节器逻辑包括多个跟踪器，每个跟踪器与在第一核上执行的线程相关联，并且如果与第一线程相关联的计数器正在执行计数操作，则所述调节器逻辑防止第二原子存储器操作被发至所述存储器执行单元。

6.如权利要求5所述的处理器，其特征在于，所述调节器逻辑用于响应于检测到所述第一原子存储器操作的终止序列来启动所述计数器。

7.如权利要求5所述的处理器，其特征在于，所述计数器的长度能通过所述处理器的微代码来编程。

8.如权利要求1所述的处理器，其特征在于，所述调节器逻辑用于：当拒绝服务攻击被第一线程执行时，使第二线程能取得向前的进展。

9.如权利要求8所述的处理器，其特征在于，所述调节器逻辑用于：当所述调节器逻辑检测到所述拒绝服务攻击时，延长与所述第一线程相关联的时间窗口。

10.如权利要求1所述的处理器，其特征在于，所述调节器逻辑将响应于所述处理器的微代码而被停用。

11.一种方法，包括：

识别由第一线程执行的原子存储器操作的终止序列；

将定时器与第一线程相关联，所述定时器用于对第一线程的防止窗口的时段进行计数；以及

防止第一线程在完成所述原子存储器操作之后执行存储器集群操作，直到所述防止窗口已过去。

12.如权利要求11所述的方法，其特征在于，还包括将由所述第一线程发出的对第二原子存储器操作的请求保存在缓冲器中，直到所述防止窗口已过去。

13.如权利要求11所述的方法，其特征在于，所述原子存储器操作包括总线锁定操作。

14.如权利要求11所述的方法，其特征在于，还包括至少部分地基于由第一线程请求的原子存储器操作的数量来控制所述防止窗口的长度。

15.如权利要求11所述的方法，其特征在于，还包括允许第二线程在所述防止窗口期间执行原子存储器操作，然后防止第二线程执行存储器集群操作直到第二防止窗口已经过去。

16.如权利要求15所述的方法，其特征在于，还包括防止由第一线程执行的拒绝服务攻击阻止第二线程的执行，所述第一和第二线程将在多核处理器的第一核中执行。

17.如权利要求16所述的方法，其特征在于，防止第一线程执行存储器群集操作的所述步骤允许第二线程取得进展，而无需由耦合至第一核的锁定打断器发起锁定打断操作。

18.一种系统，包括：

处理器，包括用于执行指令的至少一个核，所述至少一个核包括：

前端单元，用于取回和解码指令；

重命名器，用于将所述指令的至少一个操作数与物理寄存器相关联；

耦合至所述前端单元的执行单元，用于利用所述至少一个操作数来执行所述指令；

耦合至所述执行单元的存储器执行单元（MEU），用于处理来自所述执行单元的传入存储器请求；以及

耦合至所述MEU的调节器，用于响应于由第一线程请求的先前原子存储器操作的终止，将由第一线程请求的至少一个原子存储器操作延迟提供给所述MEU；以及

耦合至处理器的动态随机存取存储器（DRAM）。