[发明专利]在PCIe接口上实现快速通路互连协议

说明书

发明领域

本发明领域总地涉及计算机系统接口，更具体地但不排他地涉及在PCIe接口上实现IntelQuickpath Interconnect(快速通路互连)协议。

背景信息

计算机系统常见地采用一个或多个互连以利于系统组件之间(例如处理器和存储器之间)的通信。互连和/或扩充接口也可用于支持内建和附加设备，例如IO(输入/输出)设备和扩充卡等。在个人计算机引入后的许多年里，主要形式的互连是并行总线。并行总线结构用于内部数据传输和扩充总线两者，例如ISA(工业标准架构)、MCA(微通道架构)、EISA(扩展的工业标准架构)以及VESA局部总线。在1990年代早期英特尔公司引入了PCI(外围组件互连)计算机总线。PCI在较早期总线技术上的改进不仅在于提高了总线速度，还在于使用共享地址和数据线引入自动配置和基于事务的数据传输。

随着时间推移，计算机处理器时钟速率以比并行总线时钟速率更快的步伐增加。结果，计算机工作负荷经常受互连瓶颈而不是处理器速度限制。尽管并行总线支持每循环大数据量(例如在PCI-X下32位或甚至64位)的传递，它们的时钟速率受定时失真因素限制，由此导致对最大总线速率的实际限制。为了克服这个问题，研发出高速串行互连。早期串行互连的例子包括串行ATA、USB(通用串行总线)、火线和RapidIO。

另一广泛使用的标准串行互连是PCI Express，也称PCIe，它是在PCIe1.0标准下在2004年引入的。PCIe被设计成代替旧的PCI和PCI-X标准，同时提供旧有系统支持。PCIe利用点对点串行链路，而不是共享的并行总线架构。每个链路使用一个或多个快线(lane)支持两个PCIe端口之间的点对点通信信道，其中每个快线包括双向串行链路。快线使用纵横开关架构物理地路由，所述纵横开关架构同时支持多个设备之间的通信。因其固有优势，PCIe在今日的个人计算机中已取代PCI成为最盛行的互连。PCIe是由PCI-SIG(特殊兴趣小组)管理的工业标准。因此，PCIe片可从许多ASIC和硅卖方获得。

最近，英特尔引入了快速通路互连(QPI)。QPI一开始被实现为点对点处理器互连，它取代使用高性能处理器(例如IntelXeon和Itanium处理器)的平台上的前端总线。QPI是可升级的，并且在具有采用共享存储器资源的多个处理器的系统中尤其占优势。QPI事务使用多层协议架构利用基于分组的传输。其特征之一是支持一致性事务(例如存储器一致性)，PCIe则不支持这个。因此，将例如事务一致性的QPI特征和功能扩展至利用PCIe接口的系统将是有利的。

附图说明

当结合附图参照下面的详细描述，本发明前述方面和许多伴随的优势将变得更为易懂并更容易理解，在附图中，相同的附图标记在各个图中表示相同的部件，除非另有规定：

图1示出QPI协议栈的层；

图2是示出QPI链路的结构的示意图；

图3示出PCIe协议栈的层；

图4是示出PCIex16链路结构的示意图；

图5是示出PCIex8链路结构的示意图；

图6是示出PCIex4链路结构的示意图；

图7示出由在PCIe接口上实现QPI协议的一个实施例采用的协议层；

图8示出当工作在利用20个快线的全宽度模式时根据QPI流控制单元(flit)的数据位的映射；

图9示出根据一个实施例80位QPI流控制单元的位在PCIe x16接口上的映射；

图10示出根据一个实施例80位QPI流控制单元的位在PCIe x8接口上的映射；

图11示出根据一个实施例80位QPI流控制单元的位在PCIe x4接口上的映射；

图12示出根据一个实施例QPI位在使用128b/130b编码的PCIe x16接口上的映射；

图13示出根据一个实施例用于将QPI链路层实现在PCIe物理层接口的信号；

图14是示出根据一个实施例用于将QPI链路层实现在PCIe物理层接口的逻辑和物理块的方框图；

图15示出根据一个实施例两个80位QPI流控制单元在PCIe x16接口上的映射；

图16是示出根据一个实施例配置成在PCIe接口上实现QPI协议的刀片服务器的一对刀片的示意图；

图17是示出使用图16的刀片服务器根据QPI协议支持本地监听(home snoop)的发消息操作的消息流程图；以及