[发明专利]硬化的可编程器件

权利要求书

1.一种方法，其包括：

利用给定的光刻掩模组制造部分加工集成电路；

利用至少第一附加光刻掩模完成第一组所述部分加工集成电路的制造，以形成电可编程集成电路；以及

利用至少第二附加光刻掩模完成第二组所述部分加工集成电路的制造，以形成掩模编程集成电路。

2.根据权利要求1所限定的方法，其中完成第一组所述部分加工集成电路的制造包括生产可编程逻辑器件集成电路，所述可编程逻辑器件集成电路不含定制的掩模编程路径。

3.根据权利要求1所限定的方法，其中完成第二组所述部分加工集成电路的制造包括生产定制的掩模编程集成电路，所述定制的掩模编程集成电路不含电可编程配置存储元件。

4.根据权利要求1所限定的方法，其中完成第二组所述部分加工集成电路的制造包括形成至少一个硬连接旁路路径，所述硬连接旁路路径旁路所述部分加工集成电路中的至少一个晶体管。

5.根据权利要求4所限定的方法，其还包括：

在给定的集成电路设计中，识别哪些晶体管与时序特性变化是可接受的路径关联，所述时序特性变化起因于在所述掩模编程集成电路中而不是在所述电可编程集成电路中实现所述给定的集成电路设计，其中形成所述硬连接旁路路径包括旁路被识别的晶体管中的至少一个。

6.根据权利要求1所限定的方法，其中完成第二组所述部分加工集成电路的制造包括：使用所述第二附加光刻掩模在存储元件中形成接地电源端和正电源端之间的至少一个定制硬连接路径。

7.根据权利要求1所限定的方法，其中完成第二组所述部分加工集成电路的制造包括使用所述第二附加光刻掩模形成将至少部分电平转换器旁路的至少一个定制硬连接路径。

8.根据权利要求1所限定的方法，其中完成第二组所述部分加工集成电路的制造包括使用所述第二附加光刻掩模形成将复用器中的至少一个晶体管旁路的至少一个定制硬连接路径。

9.根据权利要求1所限定的方法，其中完成第二组所述部分加工集成电路的制造包括使用所述第二附加光刻掩模将至少一个存储元件输出端直接连接到电源端。

10.根据权利要求1所限定的方法，其中完成第一组所述部分加工集成电路的制造包括在所述电可编程集成电路的每一个中形成可编程元件和可编程逻辑，其中所述电可编程集成电路的每一个中的所述可编程元件可操作以被装载配置数据，并且可操作以产生控制信号，所述控制信号配置所述电可编程集成电路中的所述可编程逻辑。

11.根据权利要求1所限定的方法，其还包括：

利用至少第三附加光刻掩模完成第三组所述部分加工集成电路的制造，以形成包含电可编程元件和掩模编程元件的混合集成电路。

12.一种生产可编程器件和硬化器件的方法，所述方法包括：

针对每一个可编程器件和每一个硬化器件，在集成电路中形成第一多个图案化金属层和图案化通孔层，其中所述可编程器件的每一个中的所述第一多个金属层和通孔层与所述硬化器件的每一个中的所述第一多个金属层和通孔层相同；

针对每一个可编程器件，在所述集成电路中形成第二多个金属层和通孔层：以及

针对每一个硬化器件，在所述集成电路中形成第三多个金属层和通孔层。

13.根据权利要求12中所限定的方法，其中所述硬化器件被硬连接以实现给定定制逻辑设计，其中当所述可编程器件被配置有给定的配置数据组时，所述可编程器件实现所述给定定制逻辑设计。

14.根据权利要求12中所限定的方法，其中所述硬化器件实现来自多个定制逻辑设计的给定定制逻辑设计，并且其中所述第三多个金属层和通孔层对于所述给定定制逻辑设计是独特的。

15.根据权利要求12中所限定的方法，其中所述可编程器件中的每一个能够实现多个定制逻辑设计中的任何一个，其中所述第一多个金属层和通孔层以及所述第二多个金属层和通孔层与所述多个定制逻辑设计中的全部所述定制逻辑设计关联，其中所述硬化器件与所述多个定制逻辑设计中的给定定制逻辑设计关联，并且其中所述第三多个金属层和通孔层与所述给定定制逻辑设计关联并且与所述多个定制逻辑设计中的任何其它定制逻辑设计不关联。