[发明专利]选择性蚀刻金属氮化物的组合物及方法

说明书

技术领域

本发明涉及用于自包含一种金属栅极材料及第二金属栅极材料的基板，将该一种金属栅极材料相对于第二金属栅极材料选择性地移除的组合物及方法。该基板优选包括高k/金属栅极集成配置。

背景技术

大部分目前的集成电路(IC)通过使用多个互连场效晶体管(FET)(亦称为金属氧化物半导体场效晶体管(MOSFET或MOS晶体管))来实施。MOS晶体管包括栅电极作为覆盖在半导体基板上的控制电极及位于基板中的隔开的源区及漏区，电流可于其间流动。栅极绝缘体设置于栅电极与半导体基板之间，以使栅电极与基板电隔离。施加至栅电极的控制电压控制电流通过基板中的通道在栅电极下方的源极与漏区之间流动。存在将愈来愈多的电路并入至单一IC芯片上的持续趋势。为并入增加量的电路，必需减小电路中各单独装置的尺寸及装置组件间的尺寸及间隔(特征尺寸)。

为实现半导体装置的缩放，考虑各种非公知的、敏感性的、和/或奇特的材料。考虑将高介电常数材料(亦称为“高k介电质”，诸如二氧化铪(HfO₂)、氧氮化硅铪(HfSiON)、或二氧化锆(ZrO₂))用于45纳米节点及超越的技术，以容许栅极绝缘体的缩放。为防止费米能阶钉扎(Fermi-level pinning)，使用具有适当功函数的金属栅极作为高k栅极介电质上的栅电极。此等金属栅电极通常由金属栅极形成材料诸如镧(La)、铝(Al)、镁(Mg)、钌(Ru)、钛基材料诸如钛(Ti)及氮化钛(TiN_x)、钽基材料诸如钽(Ta)及氮化钽(TaN_x)、碳化钛(Ti₂C)或碳化钽(Ta₂C)等形成。

金属栅电极的最优选功函数将根据其是否用于形成NMOS晶体管或PMOS晶体管而异。因此，当使用相同材料来制造NMOS及PMOS晶体管的金属栅电极时，该等栅电极无法展现针对两种类型装置的期望功函数。已证实此问题可藉由自第一材料形成NMOS晶体管的金属栅电极及自第二材料形成PMOS晶体管的金属栅电极来消除。第一材料可确保针对NMOS栅电极的可接受的功函数，而第二材料可确保针对PMOS栅电极的可接受的功函数。然而，形成此等双金属栅极装置的制程可能复杂且昂贵。举例来说，在高k/金属栅极集成配置中选择性蚀刻诸如TiN_x及TaN_x的功函数金属由于此等金属氮化物的相似物理及化学性质而极具挑战性。

为此，本发明的目的为提供用于自其上具有一种金属栅极材料及第二金属栅极材料的微电子装置，将该一种金属栅极材料相对于第二金属栅极材料选择性地移除的改良组合物及方法，该组合物可与存在于基板上的其它栅极堆栈材料兼容。

发明内容

本发明大体上涉及用于自包含一种金属栅极材料及第二金属栅极材料的基板，将该一种金属栅极材料相对于第二金属栅极材料选择性地移除的组合物及方法。该基板优选包括高k/金属栅极集成配置。

在一方面中，描述一种相对于至少第二金属栅极材料选择性地移除第一金属栅极材料的方法，该方法包括使包含第一金属栅极材料及第二金属栅极材料的基板与移除组合物接触，其中该移除组合物相对于该第二金属栅极材料选择性地移除该第一金属栅极材料。

在另一方面中，描述一种相对于至少第二金属栅极材料选择性地移除第一金属栅极材料的方法，该方法包括使包含第一金属栅极材料及第二金属栅极材料的基板与移除组合物接触，其中该移除组合物相对于该第二金属栅极材料选择性地移除该第一金属栅极材料，以及其中该移除组合物包含至少一种氧化剂及至少一种金属氮化物抑制剂。

本发明的其它方面、特征及优点可由下文内容及权利要求书更加明白。

具体实施方案

本发明大体上涉及用于自包含一种金属栅极材料及第二金属栅极材料的基板，将该一种金属栅极材料相对于第二金属栅极材料选择性地移除的组合物及方法。更具体而言，本发明大体上涉及用于自包含一种金属栅极材料及第二金属栅极材料的基板，将该一种金属栅极材料相对于第二金属栅极材料选择性地移除的组合物及湿式方法，其中该组合物及方法实质上未移除存在于基板上的其它栅极堆栈材料。该基板优选包括高k/金属栅极集成配置。