[发明专利]SiC双极结型晶体管的制造方法及其SiC双极结型晶体管

说明书

技术领域

本发明涉及大功率半导体器件技术领域，特别地，涉及大功率碳化硅(SiC)基器件，例如，SiC双极结型晶体管。更特别地，本发明涉及一种SiC双极结型晶体管(BJT)的制造方法、SiC BJT和SiC BJT的退化性能的评估方法。 

背景技术

碳化硅双极结型晶体管(SiC BJT)为高性能功率器件，具有低通态损耗和开关损耗，且由于击穿场强高、导热性高、电子在SiC中的饱和漂移速度高，能够高温操作。SiC是一种宽带隙半导体，可有利地用于制造用于大功率、高温和高频应用的器件。 

大功率SiC BJT的使用可(例如)降低开关模式功率转换(SMPC)器件的能量损耗、器件尺寸和重量，因为与常规硅器件相比，SiC BJT具有较低电导和开关损耗。SMPC器件广泛用于多种电能转换系统。这种系统的一个实例为直流到直流(DC-DC)电能转换系统。SMPC器件还可用于其他应用，例如，交流(AC)到DC转换系统、AC-AC转换系统和DC-AC转换系统。大功率SiC BJT还可增加射频(RF)功率发生器的功率和效率，并减小这种发生器的尺寸和重量。 

但是，诸如SiC BJT的SiC功率器件易发生器件退化，例如，所谓的双极退化现象，这是一种少数载流子注入的条件下器件性能的下降。因此，SiC BJT在长期运行过程中的不稳定性经常会妨碍包括SiC BJT的上述SMPC器件和RF发生器的实施。 

一般来说，SiC的双极退化是由少数载流子注入到器件中产生的堆垛层错(SF)的生长造成的。SF还可存在于生面态材料中，或由BPD分裂成肖克利局部位错而产生的基面位错(BPD)造成。在BPD分裂的情况下，其中一个局部位错保持处于BPD的位置上，而只要将少数载流子提供到局部位错的前尚，其他局部位错可在器件内移动几十甚至几百微米。局部位错的滑动一般在晶体基面(0001)内发生。两种局部位错之间的基面(0001)部分则代表堆垛层错。 

随后，堆垛层错可形成器件中电流的阴性能障，并为少数载流子的快速复合建立通道。因此，堆垛层错的生长抑制了器件中少数载流子的垂直输送，并增加了通态正向压降。在BJT中，堆垛层错还会降低性能。特别地，SF的生长增加了通态电阴，减少了发射极电流增益。因此，需要提供至少在器件的有源部分或我，即，至少在器件进行少数载流子注入的部分不存在BPD(或至少数量减少)的大功率直件。 

稳定大功率SiC开关器件的制造需林有不存在可能会降低其性能的非常大的晶体区。高压大功率SiC器件的通态电流密度范围一般为100A/cm²至几百A/cm²。例如，对于1200V的闭塞电压，大功率BJT的电流密度可造反为在100A/cm²和200A/cm²之间。因此，额定电流为10A的大功率器件覆盖约5mm²，在更高电流下运行的器件可占据更大面积。但是，标准高品级外延生长的BPD密度约为100-200cm^-2，从而使器件面积内的平均BPD约为五个以上。因此，需要提供无BPD或至少具有减少数量的BPD的大功率器件的制造方法。 

例如，US2007/0221614公开了一种制备用于减少堆垛层错成核并减少SiC基双极器件中的正向电压漂移的衬底和外延层的方法。所述方法基于外延生长前对SiC衬底进行的缺陷造反性刻蚀。造反性刻蚀从至少任何基面位错到衬底表面形成刻蚀生成结构，即，每个位错周转深度为几微米的刻蚀坑。尽管BPD密度可在外延层中减小。但US2007/0221614公开的方法存在一个缺点；暴露缺陷的刻蚀造成的层形态退化。由于SiC衬底中 的总刻蚀坑密度可超过1000/cm²，半导体工艺中的任何后续步骤都会非常复杂。 

因此，需要提供将减轻至少某些上述缺点的新型大功率SiC BJT和这种BJT的新型制造方法。 

发明内容

本发明的目的在于至少减少现有技术的某些上述缺点，并提供上述技术和现有技术的改进替代物。 

总体来说，本发明的目的在于提供一种大功率半导体器件，特别地，提供一种提高了稳定性的SiC BJT。进一步，本发明的目的在于提供一种减少器件在运行中的退化的SiC BJT的制造方法。 

本发明的这些和其他目的通过独立权利要求中限定的方法和SiC BJT实现。优选实施方式在从属权利要求中进行了限定。