[发明专利]延长漏极的MOS晶体管

说明书

技术领域

本发明涉及集成电路，尤其是涉及在绝缘体上硅（SOI）衬底上形成的集成电路中的延长漏极的MOS晶体管。

背景技术

集成电路可以在绝缘体上硅（SOI）衬底上形成，其包括例如单晶硅的半导体材料的操作晶圆、位于操作晶圆的顶部表面上的掩埋氧化物层、以及半导体材料的SOI膜，例如位于掩埋氧化物层的顶部表面上的单晶硅。晶体管和集成电路的可能的其他组件可以在SOI膜中形成。掩埋氧化物层的厚度可以受到限制，以便在SOI膜中提供期望性能水平的短沟道金属氧化物半导体（MOS）晶体管。例如，在短沟道MOS晶体管中获得期望水平的关闭状态泄漏电流可能需要掩埋氧化物层不要比特定的最大厚度更厚。

集成电路可以包括在与沟道区相邻的漏极区中具有漂移区的延长漏极的MOS晶体管，例如横向扩散的金属氧化物半导体（LDMOS）晶体管、双扩散的金属氧化物半导体（DMOS）晶体管或漏极延长的金属氧化物半导体（DEMOS）晶体管。可以期望以比掩埋氧化物层的击穿电压更高的电压操作延长漏极的MOS晶体管。之前试图集成延长漏极的MOS晶体管是有问题的。采取的一个途径是增加SOI层的厚度，这会不期望地增加短沟道MOS晶体管中的关闭状态泄漏电流。其他途径包括在掩埋氧化物层中形成小孔，以便容纳靠近小孔的p-n结，p-n结被反向偏置以耗尽在延长漏极的MOS晶体管下的操作晶圆，并且由此减少跨越掩埋氧化物层的电场。在形成SOI膜之前图案化掩埋氧化物层以形成所述小孔会不期望地增加集成电路的制造成本以及复杂性。类似地，通过有选择地离子注入氧形成图案化的掩埋氧化物层会不期望地退化集成电路的性能参数，以及不期望地增加集成电路的制造成本和复杂性。

发明内容

包括延长漏极的金属氧化物半导体（MOS）晶体管的集成电路可以在绝缘体上硅（SOI）衬底上形成，以便在延长漏极的MOS晶体管中包括透过衬底的二极管。透过衬底的二极管具有透过衬底的通孔，其包括接触SOI衬底的操作晶圆的导电通孔填充插件。p-n结形成为与透过衬底的通孔的边界相邻，以便在透过衬底的二极管下面的操作晶圆可以通过反向偏置p-n结而被耗尽。

在某些实施例中，通孔填充插件在透过衬底的通孔的侧壁处接触并电连接到SOI膜。在其他实施例中，电介质衬垫可以在透过衬底的通孔的侧壁上形成，以便通孔填充插件与延长漏极的MOS晶体管的漏极和本体区电隔离。还描述了形成所述实施例的方法。

附图说明

图1A-1D、2A-2C、3A和3B、4A和4B、5A和5B、6A和6B、7A和7B、8A和8B以及9A-9D示出了根据实施例描述包括具有透过衬底的二极管的延长漏极的MOS晶体管的集成电路的制造步骤的横截面图。

图10和11示出了根据实施例的包括具有透过衬底的二极管的延长漏极的MOS晶体管的集成电路的顶视图。

图12和13示出了根据实施例的包括具有透过衬底的二极管的延长漏极的MOS晶体管的集成电路的横截面图。

具体实施方式

包括延长漏极的MOS晶体管的集成电路可以在绝缘体上硅（SOI）衬底上形成。该晶体管可以包括透过衬底的二极管，其经配置以便在透过衬底的二极管下面的SOI衬底的操作晶圆可以通过反向偏置透过衬底的二极管的p-n结而被耗尽。在具有p型操作晶圆的SOI衬底上形成的n沟道延长漏极的MOS晶体管中，透过衬底的二极管可以在晶体管的n型漏极区中形成。在具有p型操作晶圆的SOI衬底上形成的p沟道延长漏极的MOS晶体管中，透过衬底的二极管可以在晶体管的n型本体区中形成。该二极管具有从SOI衬底的SOI膜的顶部表面延伸穿过SOI衬底的掩埋氧化物层到达操作晶圆中的透过衬底的通孔。导电的通孔填充插件在透过衬底的通孔中形成，以便接触该操作晶圆。透过衬底的二极管的p-n结形成为与透过衬底的通孔的边界相邻。透过衬底的二极管的元件可以与集成电路中透过衬底的触点中的元件并行地形成，所述透过衬底的触点中的元件提供到操作晶圆的电连接。